一种网络转光纤的控制器设计

2022-11-24陈刚智东杰邓兴

电子制作 2022年21期

关键词：元器件串口中断

陈刚，智东杰，邓兴

（航天南湖电子信息技术股份有限公司，湖北荆州，434000）

0 概述

主要实现计算机对各设备的控制指令分发，完成各设备的状态报文收集、打包并回传计算机。

1 功能

（A）完成与计算机分系统的网络通讯。转发计算机对其他分系统的控制指令，回传各设备状态报文。

（1）控制指令包括：伺服控制指令、寻北控制指令、波控指令、电源查询指令、空调控制指令、发射机控制指令。

（2）回传状态报文包括：伺服状态报文、寻北回传数据报文、空调状态报文、发射机状态报文。

（B）完成与伺服的光纤通讯，完成寻北通讯信号的转发。

（1）控制指令包括：伺服控制指令、寻北控制指令、发射机的控制指令。

（2）回传状态报文包括：伺服状态报文、寻北回传数据报文、发射机状态报文。

（3）接收信号包括：机械方位信号。

■1.1 实现方案

选用网络协议芯片，对外设计标准RJ45网络接口；选用支持高速串行通讯的FPGA；软件设计网络传输驱动、高速通讯、高速数据编码与解码功能。

1.1.1 硬件设计

控制器由稳压电路、网络协议芯片及外围电路、光收发模块、FPGA及外围电路、晶振、测试电路、对外连接器等组成。

控制器硬件设计框图如图1所示。

图1 控制器硬件设计框图

稳压电路：主要为DC12V、DC3.3V、DC2.5V、DC1.1V、DC1.5V稳压芯片。其中DC12V为板卡外部电源输入的稳压芯片，DC3.3V主要为驱动电路、光收发模块、测试电路、FPGA部分外围电路、网络协议芯片及外围电路供电，DC2.5V主要为FPGA部分外围电路、网络协议芯片及外围电路、晶振供电，DC1.1V、DC1.5V主要为FPGA部分外围电路供电。

网络协议芯片及外围电路：选用支持千兆以太网协议的物理层网络收发器，对外输入输出选用RJ45连接器。

光收发模块：选用国产3G光收发模块，考虑到后插卡的尺寸和稳固性，选用贴片焊接方式的光收发模块。

FPGA及外围电路：选用具有高速差分信号接口的FPGA，采用AS配置方式，外挂EPCS存储器。

晶振：选用25MHz、50MHz和125MHz的高稳晶振。

测试电路：主要为低速RS422、RS232、TTL等低速信号驱动电路，备份相关接口，方便后期扩展和测试。

连接器：选用VPX连接器，主要负责电源输入和板卡与机箱接插。

1.1.2 软件设计

控制器软件设计分为两部分：Quartus软件设计与Nios软件设计。

1.1.2.1 Quartus软件设计

Quartus软件设计框图如图2所示。其中片内存储器、EPCS串行控制器、FIFO串口模块、锁相环功能模块为源代码重用。

图2 控制器 Quartus软件设计框图

（1）网络芯片控制：使用三速以太网IP核在DMA控制模块的控制下配置网络驱动芯片、并完成数据的发送与接收。

（2）通讯方波生成模块：使用锁相环生成的低速时钟产生通讯方波，使用导前信号作为触发，保证通讯方波与全机时序的同步。

（3）SeriaLiteⅡ收发模块：使用GXB支持的高速软核收发数据，设置成收发异步、速率2500Mbps、CRC 16位校验，启用时钟频率偏移误差补偿，范围为±100ppm。

（4）DMA控制模块：使用SGDMA控制器，设置片内传输地址偏移寄存器，配合FIFO数据缓冲器，在Nios处理器的控制下完成对网络芯片的控制与数据交互。

（5）片内存储器：芯片片内存储器，运行Nios处理器代码，容量200K字节左右。

（6）Nios处理器：选用快速Nios嵌入式处理器，使用专用指令集通过数据和地址路径访问外部寄存器和中断源，完成对DMA控制器、并行I/O、FIFO串口模块等控制，根据设定的中断优先级完成中断触发仲裁与管理。

（7）并行I/O：包括并行I/O输入、输出以及上升沿触发中断源输入。在Nios处理器的控制下完成I/O信号数据的输入、输出，完成中断源信号的捕捉。

（8）锁相环：接收外部输入时钟信号，完成时钟的倍频、分频，输出指定的频率信号。

（9）FIFO串口模块：具有数据缓冲的串口协议编码、解码模块，负责完成不同串行速率串口通讯的数据传输层编码、解码。

（10）EPCS串行控制器：完成软件二进制代码的存储和启动引导。

1.1.2.2 Nios软件设计

Nios软件设计框图如图3所示。其中串口初始化功能模块为源代码重用。

图3 控制器 Nios软件设计框图

（1）DMA初始化：访问DMA设备，获取设备地址，并设定DMA传输地址寄存器。

（2）串口初始化：访问各个串口设备，获取设备地址，绑定各设备的串口接收中断函数。

（3）网络初始化：访问网络设备，设定MAC和IP地址并完成配置。

（4）I/O中断初始化：访问I/O中断设备，获取设备地址，绑定I/O中断函数。

（5）DMA收发：接收中断触发后直接读取数据报文，存入预设缓冲区并调用控制指令分发模块；启用DMA发送后直接触发发送中断，发送中间缓冲区存储的状态报文数据。

（6）控制指令分发：从预设缓冲区读取计算机的控制指令报文，按照通讯协议识别帧头并获得数据长度、求校验，验证成功后直接启动串口发送到对应的串口设备。

（7）状态报文回传：启动DMA发送中断，将接收到的报文数据传递给DMA收发函数。

（8）串口发送：根据控制指令将报文内容按照报文字节顺序依次写到指定串口设备发送端口。

（9）指令报文缓冲：分别建立T/R组件控制指令（分为常规查询控制报文和数据报文）、T/R组件波控指令的全局缓冲区，接收控制指令分发软件模块识别出的此类报文，并覆盖填充。

（10）I/O中断函数：接收中断触发调用，按照触发条件分别在上沿、下沿时刻读取缓冲的指令报文并发送T/R组件控制指令、T/R组件波控指令。

（11）串口接收中断函数：按照通讯协议定义顺序接收帧头、报文字节内容、校验字节，完成通讯协议约定长度报文的接收后，计算校验，将满足要求的报文转入状态报文回传函数进行数据传送。每个串口设备对应独立的串口接收中断函数。

1.1.3 结构外形尺寸

控制器按照标准上架19英寸VPX机箱后卡尺寸设计，结构示意图如图4所示。外形尺寸为：107.01mm（深）×265.95mm（高）×24.88mm（厚）。

图4 控制器结构示意图

■1.2 结构设计方案

控制器安装在VPX机箱后卡槽位置。

■1.3 接口设计方案

控制器对外接口见表1。

表1 控制器对外接口表

■1.4 可靠性设计措施

控制器采用如下可靠性设计措施：

（1）采用成熟的硬件设计和工艺：电路设计中，减少接插件、金属化孔的数量，电路元器件和芯片采用直接在印制板上焊接的方法，选用表面贴装器件，工艺方面，采用表面贴装技术，以避免元器件或芯片接触不良，确保产品的可靠性，在本模块中，除了必要的如JTAG调试插针外，都选用贴装器件；

（2）降额设计：元器件在低于其额定应力的条件下工作，是降低元器件失效率的有效方法，因此，设计时在确保技术性能指标的前提下，对元器件的工作电压范围、温度特性、电特性参数等都采取降额使用的方法，从而降低元器件在各种应力条件下的失效率，具体如在计算电源功耗的时候，考虑芯片的最大功耗，电源滤波电容的耐压值选取按照50%的降额设计；

（3）三防设计：结构件材料选用防锈铝，表面进行金色化学导电氧化处理；印制板选用高Tg的FR-4板材；非金属材料根据模块的使用要求，选用耐高低温性能好，吸湿性低，透湿性小、抗霉菌性能好的材料；对印制板组件涂覆1B31三防漆，由智明达三防自动涂覆线进行喷涂，以保证CPU交换板的三防要求。

（4）结构可靠性设计：抗振动冲击方面，提高产品的机械强度和刚度，并采取减振缓冲措施；热设计方面，采取热防护措施控制和降低产品工作时的温升，提高产品的热可靠性。在元器件的热设计上，选用低功耗器件，减小元器件的发热量，合理地散发元器件的热量，避免热量蓄积和过热，并降低元器件的温升，对发热器件采取热措施。在印制板的热设计上，采用散热板的方式把印制板上的热引导到外部。