双处理器间的同步串口通信机制软件实现方法

2022-07-01刘晓栋张亦姝

现代电子技术 2022年13期

关键词：波特率同步控制功能模块

蒋欣，刘晓栋，张亦姝，韩强

（1.中航工业西安航空计算技术研究所，陕西西安 710016；2.空装驻西安地区第六军事代表室，陕西西安 710016）

0 引言

传统的处理器间同步通信的实现方式主要有以下两种：

1）FPGA实现。在FPGA内部构建同步输入输出接口，将FPGA模拟为SDRAM控制器，实现FPGA与处理器之间的同步数据传输。

2）同步时钟实现。结合同步时钟戳和逻辑时钟实现分布式系统的时间确定性。

但是上述同步通信实现方法有一定不足之处：FPGA与处理器集成度不高，增加了硬件设计的复杂度；同步时钟设计复杂，有很大的软件开销。

PowerPC系列处理器P2010有两个独立控制的UART控制器，利用UART控制器的互联通信，同时加载软件时序控制协议，完成一个数据处理模块上两个P2010处理器间的同步通信机制，这样有利于减少数据处理模块硬件电路设计的复杂度，增加了处理器间协调工作的途径，加强了数据处理模块使用的灵活性。

1 处理器间软件同步通信机制原理

1.1 P2010处理器UART的硬件配置

1）处理器UART的基本配置

P2010处理器具备2个独立的全双工UART，编程模型与PC16552D兼容。FIFO模式下，接收器和发送器均带有16 B的FIFO。软件可编程波特率，16位计数器用于波特率生成，带有START、STOP和奇偶校验位，以及错误检测。

UART的组成框图如图1所示。

图1 UART框图

2）UART的工作效率

为使处理及时、节省CPU时间，将UART配置为FIFO模式、中断或者DMA处理方式。推荐配置方式为：8位数据长度、1位停止位、无奇偶校验、3.125 Mb/s波特率，接收FIFO半满时触发接收中断，发送时尽量将发送FIFO填满。

1.2 UART的配置与硬件启动的时序关系

1）系统引导程序对UART的配置

所有DUART寄存器必须映射到非CACHE的地址，即MMU的WIMG应该设置为0B01x1。所有UART寄存器都是1 B宽，读写这些寄存器必须是1 B宽。设置数据长度、停止位、校验方式、FIFO模式、清理发送和接收FIFO、DMA、波特率等。

2）板级支持包对UART的配置

板级支持包中，两个处理器通过各自的UART完成第一次握手，标志两个处理器的UART准备完成。处理器通过各自的UART发送同步数据，然后接收同步数据，若接收超时则重复进行发送-接收操作，直到接收到同步数据或者握手超时。

3）OS启动后UART的同步通信

OS启动后，同步通信模块加载，以一定的通信协议保持两个处理器之间的同步。初始化等待1.2 s确保对方已经启动，进行初始化缓冲区、注册用户回调函数等必要的准备工作，然后启动通信协议。

1.3 同步通信机制软件的功能模块

同步通信机制具有以下三种用途：

1）同步心跳（定时通信）；

2）同步数据（即时通信）；

3）同步控制，协调处理器间的任务调度（应急通信）。

根据以上用途，划分软件功能模块：发送数据模块、组包入队模块、同步心跳处理模块、同步数据模块、同步控制模块、接收数据模块、解包分发模块。

数据帧的一般结构如图2所示。根据通信类型的不同，TYPE分为定时通信类型0、即时通信类型1和应急通信类型2。长度LEN表示数据帧的总长度。CRC为数据帧的校验和。DATA为与通信类型相关的数据，定时通信类型DATA为4 B的时间戳，即时通信类型DATA为1～250 B的用户数据，应急通信DATA是4 B的控制指令。

图2 数据帧结构

接收数据过程：UART接收到数据后，通过中断控制器或者DMA控制器将数据存放到一级接收缓冲区内，并唤醒解包模块进行处理。解包模块检测数据包的完整性，然后根据数据包类型作相应的处理。如果是同步控制信息，则立即通知应急处理单元；如果是同步心跳，则将心跳值保存；如果是同步数据，则保存同步数据。

发送数据过程：心跳处理单元要发送心跳时，经过组包单元形成数据包，将数据包插入到发送队列的开头，若有同步控制数据包则放到同步控制数据包之后。同步数据处理单元要发送同步数据时，经过组包单元形成数据包，将数据包插入到发送队列的末尾。同步控制单元要发送控制命令时，经过组包单元形成控制数据包，插入到发送队列的开头，并监督该数据包发送完成。