张景辉，曾燕萍，王梦雅，周倩蓉，闫传荣

(中国电子科技集团公司第五十八研究所，江苏 无锡 214072)

0 引言

采用并行传输技术的双倍速率同步动态随机存储器(Double Data Rate Synchronous Dynamic Random Access Memory，DDR SDRAM)是现代高速数字系统的主流应用，主控芯片与DDR 存储器之间互联结构的信号完整性是保证整个系统运行的关键。DDR 拓扑的走线方式、阻抗匹配、端接方式、传输线的反射与串扰等问题是决定DDRx 并行总线信号完整性的关键因素，也是系统设计研究的重点[1-3]。

随着现代数字系统数据传输速率越来越高，系统布线越来越密集，信号之间的串扰问题越来越突出[1]。对于信号串扰的研究主要集中在连接器、芯片封装与近间距的平行走线之间，过孔间的串扰问题是容易被忽略的因素。然而，对于采用系统级封装(System in Package，SiP)[4-5]的高速大容量DDR 微系统来说，系统集成度进一步提高，高速多层过孔普遍存在，造成过孔Z 方向长度远大于水平方向的间距，过孔串扰成为不可忽视的问题。

本文简要分析了过孔串扰形成的基本原理与影响因素；利用频域、时域仿真平台建立过孔仿真模型，量化分析了系统中影响过孔串扰的主要指标以及串扰噪声对系统信号质量的影响，并且给出了完整的系统优化方案与仿真设计方法；结合实际项目案例验证了该方法的正确性与可行性，对以后高速数字系统互连结构设计具有一定的借鉴意义。

1 串扰理论

串扰源于耦合，导体间通过电场和磁场发生耦合，把信号的一部分能量传递到邻近的导体上，从而形成噪声。……