面向DSP+FPGA通用处理架构检测的硬件系统设计
2021-11-10谢林峰何敏李文鑫
电子制作 2021年21期
谢林峰,何敏,李文鑫
(四川九洲电器集团有限责任公司,四川绵阳,621000)
0 引言
基于FPGA+DSP架构的通用信息处理板作为信息处理的核心和标准模块,用它进行信息处理等应用层面的开发能够在缩短开发周期、降低成本、提高产品可靠性方面起到重要作用,因而在信息处理中得到了广泛的应用[1]。由于基于FPGA+DSP架构的通用信息处理板的核心器件均采用了BGA封装的芯片,依照现在的工艺水平,在焊接过程中管脚极易出现粘连的情况[2],加之通用信息处理板上用于存储数据的FLASH和用于运行程序的SDRAM也极易出现粘连坏块的情况,导致存储数据丢失或程序无法正常运行。
目前针对基于FPGA+DSP架构的通用信息处理板出现使用异常的情况,主要通过X射线对器件的所有管脚进行观察后重新进行焊接[3]。但是目前X射线仅限于检测连焊和空洞等有限的集中缺陷的检测,不能覆盖全部BGA焊接缺陷;同时缺乏检测标准[4]。针对上述情况,通过搭建完整的硬件检测系统,能够实现有针对性的对关键器件焊接异常情况进行快速的排查,在提升DSP+FPGA通用处理平台的可靠性和后续应用开发效率的同时,对焊接工艺也具有一定的指导意义。
1 检测系统设计
基于FPGA+DSP架构的通用信息处理板的原理图如图1所示,图1显示出通用信息处理板的对外通用输入输出接口(GPIO)由FPGA的管脚引出,与外围接口/设备实现通信。同时,图1也显示了通用信息处理板内部核心器件(IC)间的互连关系,FPGA通过Bank IO与DSP的EMIFB口互连;……
登录APP查看全文
