宋培帅，何昱蓉，魏江涛，杨亮亮，韩国威，王晓东,3，杨富华

(1.中国科学院半导体研究所，北京 100083；2.中国科学院大学材料与光电研究中心，北京 100049；3.北京量子信息科学研究院，北京 100193)

1 引言

与二维集成封装相比，基于硅通孔（Through Silicon Via，TSV）的三维集成技术能够通过上下电学互连，实现三维方向的垂直导通，减小芯片平面的走线距离与面积，提高集成度，促进封装尺寸进一步减小[1-3]。TSV通过铜、钨、多晶硅等导电物质的填充，实现基板垂直方向上的高质量互连和异构集成，通过多层堆叠将不同模块的功能电路集成到单个封装中。垂直堆叠和TSV避免了引线键合中长布线带来的尺寸限制和信号延迟等问题，减小电容/电感，实现芯片间的低功耗，在高频和大带宽电路中表现出优异的电学性能[4]。

由于TSV结构对三维叠加的可靠性有着巨大的潜在影响，值得进一步深入的物理分析研究。目前对三维集成TSV已有一些相关研究[5-7]，TANAKA等人进行了一系列有限元分析和相关的简单机械或可靠性试验，发现铜通孔的存在影响了应力分布和互连可靠性[8]。PAN等人为了优化TSV设计和通孔填充质量，建立了充铜TSV的数值模型，对不同直径、长径比（AR）和缺陷对TSV热应力和变形的影响进行了数值模拟和分析。仿真结果表明，随着TSV直径的增大，TSV的等效应力和总变形量都增大[9]。LIU等人采用有限元模型和X射线衍射（XRD）试验对TSV进行了热机械分析。通过建立二维热-力有限元模型，分析了TSV结构中的应力应变分布[10]。薛彤等通过有限元分析方法，研究了全填充铜、部分填充铜和填充聚对二甲苯三种结构下硅通孔的热应力，提出聚对二甲苯填充结构在热应力方面的优越性[11]。……