吴世芳，潘进豊，谢杰任

（1.蔚思博检测技术(合肥)有限公司车电功能安全服务事业处，上海 201203；2.虎尾科技大学，台湾云林 63230）

1 引言

芯片（IC）封装常见的封装失效物理机制（Physical of Failure）有封装材料分层、芯片破裂、焊点疲劳等，本研究的出发点为基于封装失效模式评估封装失效率（λpackage）。

就研究性而言，有许多研究采用有限元分析方法（Finite Element Analysis,FEA）建模，建模过程须多方数据、假设和仿真，众多研究已对材料分层方面进行探讨[1-3]，FEA适用于一种或两种失效机制建模，常用于特定失效模式更深入或精准的研究。

就普遍性而言，可靠性工程师常用可靠度手册或国际标准进行可靠性评估，常见的可靠度手册为某公司或组织收集自家产品的数据所整理出来的失效率估计方法，例如贝尔通讯Telcordia SR-332，西门子SN 29500，法国空巴FIDES；而常见的国际标准有MIL-HDBK-217F、IEC TR-62380、IEC 61709等。相对于有限元分析，直接引用可靠度手册或国际标准令人垢病的是，没有在足够科学的基础上考虑设计、制造过程和选用材料/零件（Bill of Material,BOM）对产品可靠性的影响[4]；往往未针对故障机制先进行准确建模，也未考虑故障物理现象；或者没有给出预测的任何置信度（Confidence Level）；另一个主要问题是过时的参考数据和资料，除了FIDES 2009A(2010)[5]、IEC 61709(2017)[6]、SN29500-2(2010)[7]、SN29500-11(2015)[8]、SN29500-15(2016)[9]及SN 29500-16(2015)[10]外，其余最新版本皆早于2010，众所皆知，先进封装技术的发展日新月异，从单一芯片封装到系统级封装（System in a Package，SiP），演进2D、2.5D直至3D；增加工艺如金属凸块(Bumping)、再布线工艺(Redistribution Layer，RDL)、中介层(Interposer)、硅通孔(Through-Silicon Via，TSV)等，发展出各类型的封装，如天线封装(Antenna in Package，AiP)、集成扇出型封装(Integrated Fan-out，InFo)、芯片在晶圆基板封装(Chip on Wafer on Substrate，CoWoS)、芯片在基板……