赵仕良，谷婧，张婕，汪文蝶

(四川师范大学物理与电子工程学院 成都 610101)

数字信号可以作为数据信息的载体在信道中传输，其信号取值只有有限个的特性使其在信息传输过程中有很强的抗干扰性。数字信号有3 个要素：位同步时钟、波形和码型[1]。其中位同步时钟提取是抽样判决的前提，是数字通信系统的重要组成部分[2]。位同步时钟速率等于数字信源的信息传输速率。接收端进行数字信号恢复时需要位同步时钟提供抽样脉冲，然后对抽样值进行判决以恢复数字信号。因此收发同步最主要的是指位同步时钟的步调一致性，获得位同步时钟将为进一步的字同步或帧同步奠定必要基础[3]。同步性能会对通信系统的性能产生影响，如果系统出现同步错误或失去同步有可能使通信系统性能下降或中断[4]。

在目前的数字通信中，常用的方法有数字锁相环法[5-10]、测周法[11]、内插法[12]等，主要使用FPGA 平台实现。数字锁相环法首先将信号与时钟进行鉴相，对所得相位超前滞后信息进行计数，数控振荡器根据前方计数数据得出的增减指令进行一个时钟脉冲的加减，由此调整时钟的相位。测周法获取输入码元的周期信息，计算信号的频率，然后提取其上升沿以实现位同步。近些年来，也常使用基于Gardner 算法的内插法来实现位同步，主要利用内插滤波器改变输入信号，从而恢复出数字信号的位同步[13]。

数字锁相环法和测周法可调整的范围相对较小，其中应用广泛的数字锁相环法往往需要已知频率的大致范围，同步带宽较窄，若对于宽范围的不同频率的信号，则需要花费大量资源，造成结构复杂[14]。……