何永松 ，秦祖立 ，林 麟 ，吴 凯

（1.上海燧原科技有限公司，上海 200000；2.上海铿腾电子科技有限公司，上海 200000）

0 引言

高带宽内存（High Bandwidth Memory，HBM）存储系统已成为某些超级计算机中用于高性能图形加速、网络设备以及高性能数据中心的最广泛使用的存储器件。与传统的存储器接口相比，HBM 可实现更高的带宽，同时消耗更少的功耗。HBM 广泛应用于高级封装中，结合中介层基板芯片（Interposer），实现存储器的数据读写。而Interposer的设计随着HBM的速率上升，信号完整性（SI）和电源完整性（PI）带来的挑战越来越大。Interposer的设计人员在初始设计时，为了克服SI 和PI的挑战，需要有效的仿真方法学指导设计。本文从SI 和PI 角度讨论如何设计仿真，并通过实测芯片验证仿真方法学的可靠性。

1 高速HBM系统信道设计的挑战

图1 所示为典型的2.5D 通信系统，HBM 和专用集成电路（ASIC）通过中介层芯片进行数据通信，HBM 单个模块包含了8 个独立的数字通道，每一个通道包含了32 根关键数据信号线，全部通道共包含1 024 根数据信号线，同时包含了地址、时钟等信号，总信号超过1 700根。目前HBM的信号传输速率由HBM2的2.0 GHz～2.4 GHz 上升到HBM3的7.2 GHz。信号经过Interposer 通道，将会遇到以下干扰因素：信号串扰、码间干扰、信号插损、信号回损、电源噪声等等。

图1 HBM 信号通道

设计人员在设计之初需要充分考虑并利用仿真指导优化，以达到上述信号干扰因素的排除或降低影响。

2 基于信号完整性的优化与仿真

信号通道模型如图2 所示。

图2 信号仿真模型

信号层置于第一层与第三层，而第二层是屏蔽地层。……