汪小青，虞勇坚，马 勇，刘晓晔，吕 栋

（中科芯集成电路有限公司，江苏无锡214035）

1 引言

集成电路的芯片制造过程是通过掩模、光刻、离子注入、气相沉积、电镀、化学机械研磨（CMP）、腐蚀等多达几十、上百道工序，在硅衬底表面生长出有着特定逻辑功能的物理图形，这些物理图形从材质上包括Al、Cu、Ti、TiN和W等金属材料，以及单晶Si和多晶Si、SiO2和Si3N4等非金属材料[1]。

集成电路在制造、试验和应用过程中不可避免地会因为制造工艺、测试和环境应力、用户使用、寿命损耗等各种因素发生失效[2]。失效分析工程师需要通过各种方法定位失效位置，查找失效原因，剖析失效机理，在失效分析过程中需要对失效的集成电路进行去层解剖分析。芯片去层制备是在了解集成电路芯片制造工艺的基础上，采用化学腐蚀、机械研磨、离子刻蚀等技术手段逐层去除芯片各物理层次结构的过程。

在GJB548B-2005《微电子器件试验方法和程序》方法2018.1“扫描电子显微镜（SEM）检查”3.3节“样品准备”中规定：“适用时，应采用不损伤其下层待检查的金属化层的腐蚀工艺（如化学或等离子腐蚀）去除芯片表面的玻璃钝化层。”GJB4027A-2006《军用电子元器件破坏性物理分析方法》和GJB5914-2006[4]《各种质量等级军用半导体器件破坏性物理分析方法》4.3.5.4节“扫描电子显微镜（SEM）检查”中，均将样品制备的方法指向GJB548B-2005中的相应章节。在GJB3233-98[2]《半导体集成电路失效分析程序和方法》5.2.12和5.3.1.2.5节概要性地给出了去除钝化层和PN结染色的方法。在以上标准中仅给出了对检验分析样品的制备处理要求，并未提供具体的处理方法。……