张 玲，邝继顺

（1.江西财经大学软件与物联网工程学院，南昌 330013；2.湖南大学信息科学与工程学院，长沙 410082）

0 引言

测试功耗过高、测试集规模过大和由其引起的测试应用时间过长的问题是数字集成电路成本高的主要原因。如何降低集成电路测试数据规模和测试功耗成为富有挑战性的研究热点［1］。好的测试结构能以合理的硬件代价、较短的测试数据移位路径实现对集成电路（Integrated Circuit，IC）内部结点的“观察”和“控制”，将电路多个测试需求统一，获得较好的测试效果。测试结构设计是个老问题，也一直是集成电路测试的关键问题。

扫描测试是数字集成电路测试方案的基本手段，它通过将时序电路中的全部或部分时序单元设置成扫描单元来控制和观察相应电路结点的值。直链结构是最早提出的通用扫描结构，单直链结构［2］将电路中的触发器串联成单独扫描链，由于其测试数据移位路径较长，移位时间和能耗都比较大；多扫描直链结构［3］将单扫描链分成多个较短的直链，用较多的测试端口换取测试应用时间的减少和测试移位路径的缩短，但测试数据规模没有变化。为降低测试功耗和减小测试集规模，针对测试集的优化方法通过低功耗的测试产生算法［4］，扫描链重排序技术［5］和无关位的填充［6］等来获得测试功耗的降低和测试集规模的减小；针对直链结构的优化主要通过扫描链的阻塞和重组［7］或阻隔扫描单元［8］来获得测试功耗的降低［9］。循环扫描结构［10］在直链结构的基础上首尾相连，其设计初衷是为电路建立自测试结构，实现零存储测试，它可以获得传统线性反馈移位寄存器自测试结构的效果，却有着普通直链相当的硬件代价［11］。……