中国电子科技集团公司第二十研究所 赫炜亮

在雷达信号处理中，为了同时获得大的脉冲宽度和带宽，提高距离分辨能力和速度分辨能力，在雷达发射端使用线性调频信号，在接收端用匹配滤波器对回波进行脉冲压缩处理。本文提出了用FPGA进行脉冲压缩截位的改进方法，该方法能尽可能减少信号处理精度损失，并在实际工程中得到了应用。

1 FPGA实现脉冲压缩算法的过程

FPGA按照频域滤波的方式实现脉冲压缩，首先将理论计算的匹配滤波系数FFT值保存在ROM中，然后对输入线性调频信号做傅里叶变换，并将变换后的结果与系数相乘，最后做逆傅里叶变换，得到脉冲压缩的结果。因IP核输出位宽大于输入的位宽，而FPGA数据流位宽固定为32位（虚部和实部各16位，最高位为符号位），因此，在每一步骤结束都需要进行截位操作，然后将截位后的32位结果输入下一级IP核，如图1所示。

图1 FPGA实现脉冲压缩的过程

截位操作会带来无法避免的精度损失，而FPGA实现脉冲压缩时进行了三次截位，导致输出结果出现了无法忽略的误差，在某型雷达的信号处理中表现为信噪比不稳定，易出现漏检、错检的情况。

2 普通脉冲压缩截位方式的改进

FPGA数据流的位宽是固定的，因此脉冲压缩时必须进行截位。为了减少精度损失，应尽可能减少截位的次数，由此提出一种新的截位方式，即将输入信号的FFT值直接与匹配系数相乘，然后进行IFFT操作，对最终输出结果进行一次截位，实现脉冲压缩。……