高晓强，曹振坤，张加程

（中国电子科技集团公司第十三研究所，河北 石家庄 050051）

0 引言

随着通信、雷达等领域的不断发展，对锁相环的要求越来越高，与整数锁相环相比，小数锁相环可以在采用较大鉴相频率（保证相位噪声）的情况下实现频率细步进，因此小数锁相环是锁相领域不可缺少的一部分，但是小数锁相环会引入小数杂散，如果杂散幅度过高就会影响整个频率源系统的指标，因此探究小数锁相环小数杂散的位置以及改善小数杂散的方法是非常必要的[1]。

1 小数分频实现方式

在一定时间T总内，输出的脉冲个数为M个，那么每个脉冲的平均周期为：T总/M，如图1所示。假设总时间为T总，那么第一个脉冲的平均周期为T总/6；第二个脉冲的平均周期为T总/5；第三个脉冲的平均周期为T总/4,如图1所示。

图1 相同时间不同脉冲个数

假设分频器的输入频率为f2，输出频率为f1，那么该分频器的分频比为f2/f1,如果f2/f1为整数，那么此分频为整数分频；如果f2/f1为小数，那么此分频为小数分频。

假设分频比f2/f1的整数部分为N，真分数部分为b/a。则要想实现该分频比最简单的方式为：首先有b个（N+1）分频，然后接（a-b）个N分频，则在这个大周期内总共产生的脉冲个数为a个，所用时间为：(b*(N+1)+(ab)*N)*Tclk=(a*N+b)* Tclk，平均每个脉冲的周期、频率以及实现的分频比如下所示：

从上式中可以看出，在一个大周期内该分频器实现了所需的小数分频[2]。

具体小数模式的原理框图如图2所示，在原来的整数分频器模块上增加ΔΣ调制。假设a计数器的值为a，b计数器的值为b(a＞b),那么分频器实现分频比为：N+b/a。……