刘好龙，于圣武

（1.中国电子科技集团公司第四十七研究所，沈阳 110000；2.南京微盟电子有限公司，南京 210042）

1 引言

根据工程应用需要，对一款N型功率VDMOS展开设计，设计目标为在指定面积为3.1 mm×2.9 mm的芯片上实现大于900V的击穿电压，同时保证导通电阻小于3.7Ω，源漏电流大于3.6A。根据击穿电压指标，需从理论上推导出外延层的厚度和电阻率；再根据开启电压指标推导出栅氧厚度和P阱区掺杂浓度。为了增加电流密度、减小导通电阻，同时降低制版难度，在单胞形状的选择上，采用六角形，并对元胞相关尺寸进行优化设计。为了满足击穿电压的指标要求，终端结构采用场限环与场板相结合的技术[1]。对VDMOS器件而言，在设计中既要考虑击穿电压的指标要求，同时又要兼顾导通电阻的要求。高压VDMOS器件的耐压主要由衬底来承受，因此，为满足耐压要求，其衬底必须是轻掺杂的高阻才可实现。但如果衬底电阻过大，势必会导致器件的漂移区电阻增大，从而导致器件的功耗增大。为解决这一问题，目前VDMOSFET的加工制造衬底材料都选用外延片。

2 外延层材料设计

击穿电压与导通电阻两者之间的优化选择，主要是通过外延层的参数选取来完成的。外延层参数主要是指其厚度和电阻率，外延层越厚，电阻率越高，击穿电压也越高，但同时导通电阻也越大；相反，外延层越薄，电阻率越低，导通电阻也越小，但击穿电压也会越低。

2.1 外延层电阻率的确定

对于VDMOS器件，为减小漏极接触电阻，外延层衬底电阻率要尽量的低[2]。……