刘晓婷

（中国电子科技集团公司第四十七研究所，沈阳 110000）

1 引言

随着微电子封装朝着更小、更轻、更薄的方向发展，用户对超大规模集成电路的低功率、轻型及小型封装的生产技术提出了越来越高的要求，为此，3D封装技术应运而生[1-2]。3D封装就是把IC芯片一片片叠合起来，在Z方向垂直互连，将平面组装向垂直方向发展为立体组装。这种三维技术允许基本电路元器件（比如电阻、电感、电容、二极管和三极管）在垂直方向堆叠，而不仅仅是平面上的互连，从而可以使单位面积上具有更高的集成度[3]。然而随着封装密度的提高，器件的失效模式和失效机理愈加复杂[4-6]。3D封装工艺中的故障隔离和故障分析方法，对于3D封装工艺的改进和优化就显得尤为重要。

2 3D封装技术

典型的系统级封装（SIP,System In a Package）示意图如图1所示。一个POP（POP,Package on Package）构造的3D封装是将以球面网格阵列（BGA,Ball Grid Array）形式封装的现场可编程门阵列（FPGA,Field Programmable Gate Array）与中央处理单元（CPU,Central Processing Unit）芯片一起安装在公共封装基板上。FPGA的封装和基板之间的焊点称为中级互连（MLI,Mid-Level Interconnect），CPU到基板和FPGA芯片到FPGA基板之间的焊点称为一级互连。由于多层焊料互连、硅芯片和封装集成在一个SIP封装中，会造成许多故障，例如焊点脱焊或在第一级互连或中级互连中出现裂纹，甚至FPGA基板或SIP基板上都会出现基板裂纹。由于较高的集成度，在这种复杂的封装架构中，对故障位置加以隔离，以及获取失效特性、进行物理失效分析，便成为必不可少的重大挑战[7-8]。

图1 POP构造的SIP封装的示意图

3 非破坏性故障隔离和故障分析

3.1 开放性和高阻故障隔离

非破坏性故障隔离技术是一种能在短时间内找到3D封装中的多种失效情况的技术。……