钟燕清,阎跃鹏,孟 真,田 易,刘 谋,李继秀

(1.中国科学院 微电子研究所,北京 100029； 2.中国科学院大学,北京 100049)

FIR数字滤波器为对称型结构，阶数和量化位宽是决定数字滤波器硬件资源的两个重要因素，通常情况下，阶数越高、量化位宽越大，硬件资源消耗越多.考虑到FIR滤波器的参数是固定的，人们引入了固定乘数优化算法进行优化处理[1]，即将乘法分解成加法和移位计算，降低运算复杂度.在已有的数字滤波器的固定乘数优化算法中，加法深度LD(logic depth)和加法器个数LA(logic adder)是衡量算法优劣性的两个重要指标.降低加法器个数需要尽可能复用系数中的公共项，从而带来加法深度的增加；降低加法深度则意味着降低公共项的复杂度，带来加法器LA的增加.LD和LA的结果不仅取决于系数的量化位宽、阶数，也取决于用户的优化方式，是一个综合性的优化问题.考虑到常系数乘法的加法器个数与系数非零项直接相关，Park等[2-3]提出采用CSD、MSD表示法表示滤波器系数，在后续的算法中得到了广泛应用.在此基础上,人们提出了采用递归式算法和非递归式算法的不同公共项提取思路来降低电路中的加法器消耗.前者[4-9]以BHM[4]、RAG-n[5-6]、HARTLEY[7]和HCUB[8]为代表，采用迭代运算穷举固定系数的所有公共项，可以达到最优的降低MCM加法器的效果.RAG-n、BHM和HCUB算法均采取图形启发式方式进行优化，即先对系数进行排序，以最小的系数为公因子，穷举各个系数的公因子组合方式，选取代价最小的作为最优解.其中Bull等[4]最早提出采用图形化的方法来从小到大组合滤波器系数，取得了较好的效果；……