冷 明，孙凌宇，郭 晨

井冈山大学 计算机科学系，江西 吉安343009

随着超大规模集成电路（Very Large Scale Integration Circuit，VLSI）的制造工艺从深亚微米工艺时代进入纳米工艺时代，导致现场可编程门阵列（Field Programmable Gate Array，FPGA）的噪声容限日益减少[1]，对高能粒子辐射和噪声干扰愈发敏感，软错误率（Soft Error Rate，SER）呈指数增长[2]。XDL（Xilinx Design Language）[3]是Xilinx公司提供的一种描述FPGA设计内部结构信息的特征化物理设计语言，使用巴科斯范式（Backus-Naur Form，BNF）描述FPGA 实现特定功能硬件设计的网表级电路，其中的逻辑资源配置信息和布线资源互联信息，可用于准确分析SRAΜ（Static Random Access Μemory）型FPGA 器件的单粒子软错误敏感性，提升容错可靠性的计算精确度。本文基于SRAΜ型FPGA 器件的单粒子软错误传播机理[4]，构建XDL 网表级电路的信号传播模型“有向超图”，进而提出了基于有向超图的XDL网表的前向电路图生成算法。相比基于功能模块间近似耦合关系的单粒子软错误传播特性计算方法[5]，本文提出的XDL电路网表到前向电路图生成算法，精细刻画了信号的前向拓扑关系，反映了单粒子软错误在SRAΜ型FPGA器件中的传播特性，为计算软错误率提供了必要的传播模型。

本文采用有向超图构建网表级电路的信号传播模型：电路单元的有效管脚表示为有向超图中的结点，电路管脚间的外部连线、电路管脚内的电路逻辑功能表示为超图中的有向超边。本文阐述了XDL网表的前向电路图的生成算法步骤：首先，遍历电路网表的Inst 电路单元，抽取XDL 电路网表的逻辑配置信息以生成超图结点和有向超边；其次，遍历电路网表的Net电路信号，抽取XDL 电路网表的互联配置信息以生成有向超边；……