杨东亮，王 梅，郭警涛

(航空工业西安航空计算技术研究所，陕西 西安 710065)

1 CMOS芯片“闩锁”诱因及危害

CMOS芯片内部存在固有的寄生双极型PNP晶体管和NPN晶体管，不可避免的在VDD和VSS之间构成了PNPN可控硅结构[1]。在一定的外界因素触发下(如电源噪声干扰)，VDD和VSS之间会感生横向电流IRS及纵向电流IRW，IRS、IRW的积累导致VDD和VSS之间的横向、纵向PNPN可控硅导通，两个PNPN可控硅之间形成正反馈闭合回路，即使外界的触发因素消失，在VDD和VSS之间也有电流流动，即“闩锁效应”。如果电源能够提供足够大的电流，由于“闩锁效应”，芯片将最终因电流过大而烧毁。

“闩锁效应”不局限于发生在CMOS芯片的VDD和VSS之间，还有另一种情况是：某一普通I/O连接在具有带载能力的电源上，其相邻I/O连接在电源的回路地上，在一定的外界因素触发下，该相邻I/O之间发生“闩锁效应”，严重情况下导致芯片内部与I/O对应的键合丝烧断。

基于上述描述，CMOS芯片由于其内部的固有结构，在一定的外部条件触发下必然会出现“闩锁效应”。因此，需对CMOS芯片的外围电路进行完善设计，尽量避免CMOS芯片在使用过程中发生“闩锁效应”。

2 CMOS芯片抗闩锁技术方案

导致CMOS芯片发生“闩锁效应”的基本条件有以下三个：

1) 在一定的外界因素触发下，CMOS芯片内部的寄生双极型PNP晶体管及NPN晶体管的基极、发射极处于正向偏置；

2) 寄生PNP晶体管及NPN晶体管构成的PNPN可控硅结构的整体放大倍数大于1，即βNPN×βPNP>1；

3) 电源提供的最大电流大于寄生PNPN可控硅结构导通所需要的维持电流。

针对上述诱因，制定CMOS芯片外围电路设计方法，尽量避免CMOS芯片发生“闩锁效应”，且即使CMOS芯片发生“闩锁效应”，也由于外围电路的保护而减小“闩锁效应”的危害。具……