张治国，黄海生，李 鑫，党 成

导航接收机中鉴频鉴相器的设计

张治国，黄海生，李 鑫，党 成

（西安邮电大学 电子工程学院，西安 710121）

导航接收机；锁相环；鉴频鉴相器；死区；低噪声

0 引言

导航接收机的灵敏度、首次定位时间等性能，直接影响着卫星通信的质量，信号捕获与跟踪能力决定了系统的整体性能。锁相环（phase locked loop, PLL）频率综合器，作为导航接收机中的关键模块之一，为接收机产生本振信号，再与卫星信号混频后，将其下变频成中频信号[1]。同时，PLL的相位噪声也将随本振信号传输到下一级电路，降低了中频信号的载噪比，使得对卫星信号跟踪能力的鲁棒性减小[2]。鉴频鉴相器（phase frequency detector, PFD）能对参考信号和环路反馈信号的频率和相位误差进行检测，并源源不断地为PLL环路提供检测结果，使得PLL输出频率为参考频率的倍，且相位同步，即产生稳定的本振信号。而PFD的死区，是产生PLL噪声的主要原因之一，理想的PFD具有无死区、低噪声的特点，但在实际应用中，死区带来的抖动和噪声，使得PFD的延时不匹配，周期性的时钟信号在过零点时偏离了理想位置，以及PFD自身的噪声影响，极大地恶化了频谱的纯度及锁相环系统的性能[3]。

文献[4]采用单相时钟结构，设计了无反馈路径的PFD，减小了功耗，提高了工作频率，然而忽略了在高频信号的周期远小于复位信号的周期的情况下，会降低PFD的鉴相范围，限制了鉴相曲线的线性度。文献[5]使用基于时钟乘法器的PFD，通过在延迟线的输出信号与参考信号间建立延时误差，控制机制作用于延迟线以减小误差，进而消除静态相位偏移，但由于电路增加了乘法器，增大了三位时间，导致防死区脉冲过大，延长了锁定时间。……