刘硕

（上海交通大学电子信息与电气工程学院，上海200240）

0 引言

随着数据规模的不断扩展和对DRAM需求的进一步提升，人们开始思考在内存中处理大数据应用的可能性。与传统基于硬盘访问的架构系统相比，将数据存储在主存中可以实现数据访问的量级加速。该类存内计算在数据处理方面的潜力已经被包括RAMCloud[1]、GraphLab[2]、Pregel、Oracle TimesTen[3]和SAP HANA[4]在内的学术和工业界所证实。

粗粒度可重构计算架构（Coarse-Grained Reconfigurable Array，CGRA）被证明在高性能系统计算和低功耗方面有显著优势[5-6]，已经成为近年来的研究热点[7-9]。其主要特点是芯片的功能可以在运行时根据不同的应用进行配置，结合了专用集成电路的高能效性和通用可编程处理器的高灵活性。这使得可重构处理器非常适合支持在性能和功耗方面具有较高要求的数据密集型应用，例如多媒体领域[10-12]和密码学领域[13]。

由于可重构架构和存内处理都具有对数据密集型应用的友好性，本文将实现基于粗粒度可重构阵列的存内计算架构仿真，以探寻该架构在处理数据密集型应用上的性能优势。为了实现按需求快速仿真，该仿真器采用面向对象的层次化建模设计和参数化定义。实验结果表明，与传统CPU架构相比，实现10x以上的加速提升。

1 设计策略

1.1 架构仿真策略

该仿真器的设计采用粗粒度可重构硬件体系结构的一般定义，如图1所示，在具体设计实现过程中，该体系结构被划分为三个抽象层：①处理单元（Processing Element，PE）级仿真；②处理单元阵列（Processing Element Array，PEA）级仿真；③CGRA级仿真。……