李红卫，徐 林，廖 霜，谭 峰

(1.广东交通职业技术学院海事学院，广东 广州 510800；2.电子科技大学自动化工程学院，四川 成都 610054)

低相噪晶体振荡器在电子系统中用作高稳定时钟基准或者低相噪参考基准，在系统中起着“心脏”的地位[1]。为了追求性能指标，一些电子系统高速采样测试系统、低噪声合成频率源、雷达系统以及高频时钟同步系统都要求其内部参考源向高频化的方向发展。比如参考源的频率从5 MHz/10 MHz 提升到100 MHz。参考源高频化带来的好处是可以减少参考信号的倍频次数，降低倍频引起的相位噪声性能恶化，提高了信号的信噪比，从而改善系统的性能。

随着电子技术的发展，在一些复杂的电子系统中，通常需要包括高频和低频同时存在的多种频率参考信号，并且要求这些参考信号同源。尤其是要求合成频率源能覆盖较宽的频率范围，产生低频段的同源信号。低频同源信号的产生从技术上可以用直接数字频率合成(DDS)、锁相环(PLL)、下变频等方式来实现。但是，以上几种方式会带来其他问题，比如DDS 采用全数字结构，会引入杂散，其主要来源分别是DDS 相位累加器相位舍位误差杂散；幅度量化误差(由存储器有限字长引起)杂散和DAC 非理想特性造成的杂散[2-6]。PLL 最终的相噪是由参考源的相噪和环路内部的压控振荡器(VCO)相噪在环路共同作用下的结果，但是两者的作用区域不同，参考源主要决定了环路滤波器以内的相位噪声。VCO 则不同，VCO 主要决定了环路带宽以外的相位噪声，而且交叠处的相位噪声会表现出一个过渡性的“台阶式”特性[7-10]。……