李红卫，徐 林，廖 霜，谭 峰

(1.广东交通职业技术学院海事学院，广东 广州 510800；2.电子科技大学自动化工程学院，四川 成都 610054)

低相噪晶体振荡器在电子系统中用作高稳定时钟基准或者低相噪参考基准，在系统中起着“心脏”的地位[1]。为了追求性能指标，一些电子系统高速采样测试系统、低噪声合成频率源、雷达系统以及高频时钟同步系统都要求其内部参考源向高频化的方向发展。比如参考源的频率从5 MHz/10 MHz 提升到100 MHz。参考源高频化带来的好处是可以减少参考信号的倍频次数，降低倍频引起的相位噪声性能恶化，提高了信号的信噪比，从而改善系统的性能。

随着电子技术的发展，在一些复杂的电子系统中，通常需要包括高频和低频同时存在的多种频率参考信号，并且要求这些参考信号同源。尤其是要求合成频率源能覆盖较宽的频率范围，产生低频段的同源信号。低频同源信号的产生从技术上可以用直接数字频率合成(DDS)、锁相环(PLL)、下变频等方式来实现。但是，以上几种方式会带来其他问题，比如DDS 采用全数字结构，会引入杂散，其主要来源分别是DDS 相位累加器相位舍位误差杂散；幅度量化误差(由存储器有限字长引起)杂散和DAC 非理想特性造成的杂散[2-6]。PLL 最终的相噪是由参考源的相噪和环路内部的压控振荡器(VCO)相噪在环路共同作用下的结果，但是两者的作用区域不同，参考源主要决定了环路滤波器以内的相位噪声。VCO 则不同，VCO 主要决定了环路带宽以外的相位噪声，而且交叠处的相位噪声会表现出一个过渡性的“台阶式”特性[7-10]。另外，锁相环路中的鉴相器泄露也会引入杂散信号。整体来讲，用PLL 方式产生低频信号时，其相位噪声性能表现一般。下变频方式需要用到乘法器或者混频器[2]。在产生低频段频率信号时会引入组合频率，在其载波频率附近产生杂散信号，从而影响频谱纯度和相位噪声。

另外一种获得低频信号的方式是分频。从技术实现角度来讲，分频的方式有直接模拟式分频、数字式分频和基于PLL 的分频[12]。直接基于模拟方式实现的分频器电路鲜有报导，Driscoll 给出了一种基于变容二极管结构的参量二分频器电路[11]，将40 MHz 的信号分频到20 MHz，这种电路对信号的噪底恶化比较严重。数字式分频往往受限于器件的噪底，比如基于数字逻辑器件，D 触发器构成的二分频电路，其噪底只有-160 dBc 左右[13-14]。因此，为了解决上述问题，本文提出一种基于再生模拟分频技术的低相噪低频信号产生方法。

1 相位噪声模型

1.1 晶体振荡器的相位噪声模型

晶体振荡器可以看成是一个带有高Q(Q为品质因数，是衡量电路能量存储能力的重要参数。)谐振回路的正反馈放大电路系统，如图1 所示，业界称之为Leeson 模型[15-16]。对于晶体振荡器，其高Q谐振回路是包含晶体谐振在内的有电阻电容电感等构成的谐振网络。放大器主要考虑其低噪声特性，主要是由低噪声三极管、低噪声场效应管组成的低噪声反相器电路构成。当然，从原理上也可以用数字式反相器。

图1 反馈型振荡器噪声的Leeson 模型

根据Leeson 模型，可使用式(1)表示振荡器输出端的单边带相位噪声谱密度:

式中:fc是拐角频率；fm是偏离载波频率；F是噪声系数；k是波尔兹曼常数；T是绝对温度；Pi是信号功率；QL是谐振回路的有载品质因数。由式(1)可知，振荡器的相位噪声与F、fc、QL值的大小具有直接关系。同时也从理论上给出了晶体振荡器低相噪设计的方向性指导，即减小F、fc，提高谐振回路QL值。

当晶体振荡器的输出信号经过理想分频器N分频以后，其相位噪声会发生一定程度的变化，其变化程度由相关理论可知，N分频以后相位噪声会降低N2倍[17-18]。经过理想分频器N分频后的相位噪声功率谱密度可以用对数形式表示为:

式中:L(fm)是振荡器的相位噪声；N是分频次数。式(2)表明，经分频器N分频后，晶体振荡器的相位噪声会得到改善，其改善的理论值为20lgN。但是，基于二极管参量分频和数字式的分频方式，相位噪声的噪底都达不到-170 dBc 以下。Driscoll 报道的再生二分频，将160 MHz 信号变为80 MHz，相位噪声的噪底达到了-170 dBc，表现出比传统数字分频方式更好的相位噪声特性[11，26-27]。

1.2 再生分频原理及其相位噪声模型

再生分频的基本结构如图2 所示，主要由6 部分构成，包括混频器、滤波器、移相器、倍频器、放大器以及功分器等[19-20]。

图2 再生分频基本模型

其中，ψ是中频信号IF 的相位，θ是混频器本振信号输入端的相位，η是分频后功分器输出端信号的相位，ξ是倍频器引起的滞后相位，χ是滤波器和放大器引入的滞后相位，γ是再生分频环路其他部分引入的总的滞后相位。

在图2 所示电路中，混频器输出经过滤波器进行频率选择后，可以表示为fo＝fRF-fLO。由于放大器只是对信号的功率进行放大，并不会引入新的频率。因此，信号经过功分器后，一路作为输出，一路经过移相器进行相位调节后作为返回信号输入到倍频器。显然，倍频后得到的信号对混频器而言是其本振信号fLO＝Nfo，该本振信号LO 与射频输入RF 共同再生了IF，因此，总的输出频率可表示为:

不妨假设RF、LO 和IF 分别表示如下[21]:

其中Ao、ALO和ARF分别为混频器的射频输入信号、本振信号以及输出信号的幅度。显然，这三个信号在幅度和频率上是有联系的。另外，由于混频器是非线性的，在进行混频时也会产生多个输入信号的组合频率，这对信号xo(t)的产生是有利的。另外，幅值Ao和相位ψ是θ的函数，也会影响分频器的稳定性和噪声[22-23]。

再生分频器的相位噪声模型如图2 所示。放大器输入端的相位噪声可以看成是电路中滤波器引入的滞后相位χ的一个微小的扰动dχ。同理，倍频器引入的滞后相位ξ的微小扰动为dξ。这两个扰动是相互独立的，对输出端信号的相位η都有影响。分频器环路的相位满足[19-20]:

用式(6)表示输出相位η的功率谱密度:

式中，Sη(f)、Sχ(f)和Sξ(f)分别定义为η、χ和ξ的功率谱密度，G＝dψ/dθ为混频器本振信号和中频信号的相位差(理想混频器为-1)，N是分频次数。Sη(f)则表示分频器的相位噪声功率谱。

为简化表示，本文假设再生分频器中的混频是理想混频，则式(6)可表示为:

式(6)和式(7)中，尽管没有直接体现出移相器的相位γ与分频器的最终输出相位噪声有相关性，但是并不意味着移相器并不重要。事实上，移相器的相位γ与参数G有关。通过调整γ，不但可以获得最大输出幅度，而且可获得最大工作带宽，从而实现低噪声分频的目的。而在实现低噪声分频的同时，分频器的启动和稳定性能也能达到最佳。

2 低噪声电路设计与实现

2.1 100 MHz 低噪声晶体振荡器电路设计

本文采用的100 MHz 低相噪晶体振荡器的电路原理框图如图3 所示。其中，晶体谐振器采用100 MHz，SC 切，5 次泛音的高Q谐振器。

图3 100 MHz 低噪声电路原理框图

图3 表明，晶体谐振器并没有直接参与振荡。事实上，该主振电路被调谐到晶体谐振器的谐振频率后，晶体谐振器起到两个作用，其不但作为电路谐振元件，同时还起着窄带滤波器的作用。如此不但保证了振荡谐振电路的高Q特性，而且又因为高Q窄带滤波具有良好频率选择性，从而呈现更好的频谱纯度，达到提升电路有载Q值的效果，降低相位噪声。

2.2 低相噪再生二分频电路设计

本文设计的低相噪再生二分频电路如图4 所示。其中，混频器采用ADE_R1LH+，环路放大器选择HMC476SC70，功分器采用LRPS-2-1+。滤波器采用LC 器件搭建，在设计时，对于二分频器，该滤波器可设计为带通滤波器，也可以设计成低通滤波器。设计为带通滤波器或低通滤波器的作用益处不同。若设计为低通型滤波器，可以使二分频器的输入频率具有更广范围；若设计为带通滤波器，则可以使环路的工作更加稳定。在设计电路时需注意，滤波器通带的截止频率一定要小于分频器输入频率，从而达到尽量抑制不需要的频谱成分的目的，此措施有利于环路稳定[23-24]。设计电路后经过大量调试发现，若要使分频器输出的功率和相噪达到较好性能，更接近理想状态，可通过调整环路中固定的相位实现。本文所设计电路通过改变RC 移相网络和微调环路滤波器实现。

图4 低相噪再生二分频电路原理图

3 结果及数据分析

对图3 中100 MHz 低噪声电路原理框图所对应的实际振荡器电路，采用ADS(Advanced Design System)的EDA 工具对该电路进行仿真分析，其仿真结果如图5 所示。

图5 100 MHz 低噪声电路相位噪声仿真结果

由仿真结果可知，该电路的相位噪声特性表现优秀，仿真数据为:-143 dBc/Hz＠ 100 Hz，-171 dBc/Hz＠1 kHz，-183 dBc/Hz＠10 kHz，-184 dBc/Hz＠ ＞10 kHz。事实上，由于仿真软件采用的器件模型是理想的，因此仿真的相位噪声结果偏好。

同样，采用ADS 对低噪声再生分频电路仿真分析得到的结果如图6 所示。其中虚线(Ref_PN)表示再生分频器输入100 MHz 信号的相位噪声，实线(Div_PN)表示100 MHz 信号经过再生分频器二分频后得到的50 MHz 信号的相位噪声。从仿真结果来看，经过分频器后50 MHz 信号的相位噪声有6 dB的优化。

图6 100 MHz 信号经过再生二分频后的仿真结果

为了进一步验证，我们设计制作了100 MHz 低相噪恒温晶体振荡器和50 MHz 再生二分频器电路。晶体振荡器的输出功率为10 dBm，采用的测试仪器为是德科技的信号分析仪E5052B，其相位噪声实测结果如图7(a)所示。100 MHz 晶体振荡器的输出信号在频偏10 Hz、100 Hz 和1 kHz 处的相噪分别为-104 dBc/Hz、-136 dBc/Hz 和-161 dBc/Hz。将100 MHz 低相噪恒温晶体振荡器的输出端接到50 MHz 再生二分频器电路，分频器电路的输出端接到信号分析仪E5052B，其测试结果如图7(b)所示。测试结果表明，分频后得到的50 MHz 信号在频偏10 Hz、100 Hz 和1 kHz 处的相噪分别为-109 dBc/Hz、-142 dBc/Hz 和-162 dBc/Hz。在几百Hz 内，两条曲线相差约6 dB，这和二分频相噪恶化的理论值一致。在频偏几百kHz 及其以外，出现了50 MHz 的噪底与100 MHz 信号的噪底相当的现象。这是由于分频器中的混频器和放大器均为非理想器件，限制了信号的噪底[25]。

图7 100 MHz 低相噪恒温晶体振荡器和50 MHz 再生二分频器电路实测结果

4 总结

针对几种常用低频同源信号的产生方式，比如参量二极管分频方式、锁相环分频方式、数字分频方式以及下变频方式，存在噪声大的缺点，验证了基于低噪声再生分频技术的可行性。本文设计的基于100 MHz 低相噪晶体振荡器经过再生二分频后得到的50 MHz 信号，其相位噪声底部达到了-175 dBc/Hz＠100 kHz。该技术可以应用于频率源、多路同源时钟产生、多路同步时钟信号单元等电路中，具有非常好的价值。