张 键， 鲍宜鹏

(中科芯集成电路有限公司， 江苏 无锡 214072)

1 引言

在工业控制、安防、物联网、消费类电子等诸多领域，MCU 的应用处处可见。 随着智能时代的来临和安全意识的提升，MCU 的设计更加复杂化、 高集成化，为了保证MCU 产品的质量， 测试设计是MCU 芯片必不可少的设计内容。

MCU 芯片的可测性设计面临测试电路安全性能差、可靠性低、易测性差、硬件资源紧张、测试成本高等问题。 许多实验指出，电路规模每增加1 个数量级，测试生成时间将增大3 个数量级[1]。 由此可见，必须将测试电路的安全性、可靠性、易测性、复用性、低成本性等要求纳入设计规范， 通过附加硬件或者改变电路结构，使所设计的电路易于测试。

本文通过研究传统的测试结构及其局限性，提出了一种新的测试架构，其测试电路在安全性、可靠性、易测性、复用性、低成本性上有所增强，在与合理的测试策略相结合后，对CKS32F0XX 芯片进行了整体测试。

2 传统测试架构

2.1 MCU 测试项目

测试一般分为功能测试和制造测试[2]。 MCU 芯片的测试项目主要有模拟模块、I/O、存储器、数字内核。模拟模块主要有HSE、LSE、HSI、ADC 等模块，I/O 主要测试芯片的引脚功能与性能， 存储器是指FLASH、SRAM 等存储器件，数字内核是指MCU 的数字逻辑电路。

2.2 传统MCU 测试架构

传统的MCU 测试架构如图1 所示， 是将被测模块的输入输出信号直接连接到芯片的引脚上，加上测试模式的使能与选择信号构成的一种测试架构。PIN0、PIN1、PIN2、PIN3 为测试模式选择信号，TEST_EN 为测试模式使能信号。

采用图1 的测试架构会产生以下问题。……