装配应力对芯片可靠性的影响分析
2021-01-13黄炜吴昊
环境技术 2020年6期
黄炜,吴昊
(中国电子科技集团公司 第二十四研究所,重庆 400060)
引言
半导体器件发生失效往往伴随有多种应力的综合影响,其中通常是机械应力起到先决和诱导的作用[1]。
随着器件尺寸的不断缩小,硅有源区面积的缩小,机械应力对器件的影响越来越显著,产品在圆片加工、芯片封装、元器件装配等过程中均会受到机械应力,可能引起芯片可靠性甚至电性能的恶化。且芯片装配后出现的失效,由于无法完整将芯片从组件上分离,给故障定位带来一定困难。
本文选取两种典型半导体芯片装配过程中机械应力导致电性能失效的案例,对机械应力引起芯片失效的分析方法进行剖析,并提出芯片装配过程中注意事项。
1 失效案例1
失效样品为某款TR组件波控电路芯片,该芯片在装配后首次上电测试出现多只电性能异常,表现出反转功能异常,且单只故障现象均不一致。同批次芯片在以往装配过程中未出现过电性能异常。
为定位本次多只芯片装配后电性能异常故障点,选取1只典型样品,进行外观目检、EMMI定位、微探针测试、IV测试、OBIRCH定位、SEM检测、FIB等故障定位过程,定位故障点,分析排查故障原因。
首先采用较低放大倍数(10倍)光学显微镜对其进行外观检查,无异常;然后对失效品进行密封、X射线检测,均合格,表明失效品封装无缺陷;排除封装方面问题后;对其进行机械开封,暴露出内部芯片。
1.1 内部目检
为观察开封后内部芯片结构是否存在异常,采用较高放大倍数(100~500倍)光学显微镜对失效芯片进行内部目检,未发现明显异常,检查结果如图1、图2所示。……
登录APP查看全文
