彭东

摘 要 在很多研究与设计中，FPGA可以应用于卷积神经网络加速器的设计当中。在这篇文章当中将基于FPGA设计卷积神经网络的硬件加速器，在此设计中，核心技术是利用卷积神经网络的并行性这一特征，降低实施嵌入式带来的资源利用的需求，从而使得加速器可在资源有限的开发板上得以实现。

关键词 卷积神经网络;FPGA;设计;硬件加速器

前言

卷积神经网络，英文全称Convolutional Neural Networks，簡称CNN，是一类前馈神经网络，其内包含有卷积计算，具备着深度结构。该神经网络是有着一定的学习能力的，对于给定的阶层结构，可以平移不变地对于后续输入的信息进行分类。FPGA，全称Field Programmable Gate Array，专用集成电路领域中的一种半定制电路。本文首先介绍卷积神经网络CNN以及FPGA基本原理，然后根据CNN的特点，通过合适的并行处理与流水线结构在FPGA上设计一个CNN系统，有效提高其性能。

1基本原理

1.1 CNN基本原理

卷积神经网络通过共享权重值以及局部连接的方式大大降低了网络的整体复杂度，并且避免了传统网络需要对输入数据进行复杂的预处理工作，直接将原始数据输入卷积神经网络经过多次卷积抽样，提取关键特征即可完成模式识别，并且卷积神经网络对物体的形变有着极高的适应性。

卷积神经网络可应用于语言与识别图像处理方面，且应用广泛。在卷积神经网络中，对输入数据的处理总共分为三种：卷积（Convolution）、池化（Pooling）、全连接 （Fully Connected） [1]。这些操作在卷积神经网络的结构中以层的形式存在，在进行图像识别时，卷积神经网络的初始输入数据一般为原始图像，在卷积神经网络中经过多次交替执行卷积和池化后得到多个特征图，再通过全连接将这些特征图计算得到识别结果。……