韩金亮，张跃军✉，温 亮，张会红

1) 宁波大学信息科学与工程学院，宁波 315211 2) 中国人民武装警察部队海警学院电子技术系，宁波 315211

高性能的加法器对数字电路系统性能提升具有至关重要的作用[1−3]. 根据输出信号的阈值损失情况，全加器可分为非全摆幅和全摆幅两大类型.非全摆幅全加器包括：静态能量回收全加器（Static energy recovery full adder, SERF）[4]、10T[5]、8T[6]等.此类全加器通过减少电路晶体管数目的方法来提升电路速度、降低功耗，但是往往会造成电路输出不能达到全摆幅、驱动能力下降. 全摆幅全加器包括：互补CMOS全加器、传输函数全加器（Transmission function full adder, TFA）、传输门全加器（Transmission gate full adder, TGA）、互补式传输 管 逻 辑 全 加 器 （Complementary pass transistor logic full adder, CPL）[7−9]. 互补 CMOS 全加器具有完整PMOS、NMOS链的优点，门的上/下拉网络为对偶结构，具有良好的驱动能力和全摆幅输出. 但是互补CMOS全加器需要28个晶体管，晶体管数量较多导致电路面积较大、关键路径较长导致电路速度降低. TFA采用两个异或电路和2选1数据选择器的结构，由16个晶体管组成. 因此TFA减少晶体管数量和输入电容，具有速度快和功耗低的特点，但由于驱动能力弱导致TFA在大扇出或者级联时性能显著下降. TGA由20个晶体管组成，其关键路径包括4个晶体管. 由于TGA单元的输入耦合到输出，因此缺乏驱动能力，在级联时需要通过缓冲器改善驱动能力[10]. CPL采用多个NMOS管的方式实现，其中4个PMOS管形成上拉网络恢复输出电平. 由于使用大量的NMOS管，CPL具有更快的速度，但内部切换节点过多，导致电路的动态功耗过大. 近几年来，研究人员陆续提……