张春茗 王梦海 严展科

摘  要： 针对低压低功耗高增益高带宽应用背景的运算放大器，提出一种新型亚阈值有源共源共栅补偿（SACC）运算放大器。通过使用亚阈值跨导提升辅助放大器，以非常低的功耗成本改善整体电路的带宽，同时有效地减小补偿电容的数值，且输出级采用动态前馈结构，显著提升电路摆率。当驱动10 pF容性负载时，放大器的补偿电容仅需60 fF即可实现稳定，从而大大减小了放大器的版图面积。提出的放大器在28 nm CMOS工艺下设计并验证，并且当驱动10 pF的容性负载时，仿真结果表明，在0.9 V电源电压下，可实现69.5 dB的直流增益和13.3 MHz的增益带宽积，且功耗仅为4.5 μW。此外，提出的放大器与现有的方案相比较具有更好的品质因数（FOM）。

关键词： 亚阈值共源共栅补偿; 亚阈值区域; 运算放大器; 低压低功耗; 稳定性分析; 仿真验证

中图分类号： TN722.7+7?34                        文献标识码： A                      文章编号： 1004?373X（2020）06?0013?05

A subthreshold active cascade compensation operational amplifier

ZHANG Chunming， WANG Menghai， YAN Zhanke

（College of Electronic Engineering， Xian University of Post and Telecommunications， Xian 710121， China）

Abstract： A novel subthreshold active cascade compensation （SACC） technique is proposed for the application background of low voltage， low power consumption， high gain and high bandwidth. The booster amplifier is promoted by means of the subthreshold transconductance to improve the bandwidth of the whole circuit at very low cost of power consumption， and effectively reduce the value of the compensation capacitor. The slew rate of the circuit is improved significantly with the dynamic feed?forward structure adopted in the output stage. The required compensation capacitance to stabilize the amplifier is only 60 fF when driving a 10 pF capacitive load， so that the layout area of the amplifier is greatly reduced. On the basis of the 28 nm CMOS process， the proposed amplifier is designed and verified. The simulation results show that， when driving the 10 pF capacitive loading at the supply voltage of 0.9 V， the proposed amplifier can achieve DC gain of 69.5 dB and gain?bandwidth product （GBW） of 13.3 MHz， and the power consumption is only 4.5 μW. Moreover， the proposed amplifier achieves a better quality factor （FOM） in comparison with the existing solutions.

Keywords： SACC; subthreshold region; operational amplifier; low voltage and low power consumption; stability analysis; simulation verification

0  引  言

随着便携可穿戴设备的普及，市场对低压低功耗电池供电设备的需求不断增长，因此要求模拟和混合模式信号处理电路具有更好的性能。运算放大器作为模拟集成电路的关键模块，广泛应用于低压差稳压器、开关电容电路、数据转换器以及带隙基准等电路系统中[1?2]。在低电压低功耗设计中，运算放大器的频率补偿问题将面临严峻的挑战。两级CMOS运算放大器普遍采用密勒补偿技术，以在闭环条件下实现稳定。然而由于补偿电容引入的前馈路径使得电路存在一个右半平面零点，在相对较高的频率产生负的相位贡献，因此极大地降低了可实现的最大增益带宽积。因此，在两级运算放大器的设计中，右半平面零点补偿必须考虑。针对运算放大器的稳定性问题，已经提出了各种补偿技术[3?9]。

文献[4]采用与补偿电容串联的调零电阻。文献[6?7]分别在补偿网络串联电流缓冲器和电压缓冲器来破坏前馈路径，消除密勒补偿带来的右边平面零点。文献[8]引入前馈网络补偿非主极点带来的相位损失。文献[9]引入阻尼因子控制（DFC）电路进行频率补偿。各种补偿技术不同程度地改善了稳定性问题，但也会引入一些其他问题，例如：调零电阻使得版图面积增大;电流缓冲器带来额外的功耗;电压缓冲器使得输出摆幅受限等。且上述补偿技术需要大的补偿电容，其数值一般为负载电容的0.1～0.5。为了解决以上问题，本文提出一种亚阈值有源共源共栅补偿运算放大器，在降低功耗的同时，显著减小补偿电容的数值，增大单位增益带宽。

1  共源共栅补偿

图1为典型的共源共栅补偿跨导运算放大器，M2～M7和Mc组成折叠式共源共栅输入级，M8和M9组成Class?A型输出级，CC为补偿电容。

该结构以电流缓冲补偿技术为原型，补偿电路和输入级电路共用同一个晶体管Mc，在减小电路复杂度的同时节约了功耗，因而广泛地使用在模拟集成电路系统中。然而，Mc作为输入级的共栅管，受功耗限制其跨导gmc不可能无限大。当该电路驱动大的容性负载时，传输函数存在共轭复极点且极点的位置和品质因数Q的值由gmc和CC决定。因此，如果电路参数设计不当，增益特性曲线将会在单位增益附近出现频率尖峰，造成相位损失，严重影响运放的闭环稳定性和建立特性。同时在低功耗设计中，使用Class?A型放大器作为输出级会使得负摆率严重受限。

2  亚阈值有源共源共栅补偿

2.1  电路结构

本文提出的SACC跨导运算放大器电路结构如图2所示。每级输出端的输出电阻和集总寄生节点电容分别用R和C表示;CC是密勒补偿电容，和有源共源共栅结构形成反馈网络;k为工作在亚阈值区域的辅助运放，以非常低的功耗成本提高共栅晶体管的等效跨导gmc;CL为负载电容;跨导级gm1和gm2构成两级跨导放大器。从输入到输出的前馈级gmf仅在放大器的高频部分产生左半平面零点，它可以在不影响频率响应的情况下改善瞬态响应。与传统的共源共栅放大器相比，在驱动相同的负载电容时，所提出的SACC结构可以显著地减小补偿电容CC的数值，因而可以大幅改善放大器的带宽，同时可以减小大的补偿电容所带来的物理版图面积消耗。动态前馈级与输出级构成推挽输出结构，使得SACC放大器在带来瞬态性能显著改善的同时在稳定状态下保证了低的功耗。反馈网络通过改进的共源共栅补偿方案实现，包括补偿电容器CC、跨导级gmc和亚阈值辅助运放k，相比于传统的共源共栅补偿方案，由于辅助运放提高了共栅晶体管的等效跨导gmc，因而可以把反馈网络所引入的左半平面零点推到更高的频率。

2.2  传输函数

本文提出的SACC放大器的小信号模型如图3所示。研究电路的传输函数，以分析SACC放大器的稳定性。

使用以下假设导出传递函数：

1） 反馈跨导级的输入电阻等于其跨导的倒数;

2） 每一级的增益都远大于1;

3） 电容C1，C2和CC都远小于CL。

根据以上假设，电路的传输函数为：

低频增益Adc和主极点P-3 dB分别为：

因此单位增益带宽积为：

根据传输函数式（1）可以确定非主极点为共轭复极点以及其对应的Q值：

式（5）和式（6）表明共轭复极点的位置和品质因数Q控制着放大器的稳定性，其值依赖于gmc，gm2，CL和k。由于增加了辅助放大器，共轭复极点的位置可以更容易地到更高频率，并且Q值也因此变得很小。这里k为辅助运放的增益，其值一般不能太大，因为辅助放大器会放大共栅管的栅源寄生电容Cgs，过大的k会把共栅管源端带来的极点由高频移到低频处，恶化放大器的稳定性。在本设计中k为4.5。

从传输函数还可以看出SACC放大器存在两个左半平面的零点，如下：

由于gmf和gm2处在相同的量级，C1为寄生电容且小于CC，所以z1与单位增益带宽的比例約为CC/C1，最终左半平面零点z1可以补偿非主共轭复极点带来的相位损失。同时，共栅晶体管的等效跨导gmc被等效放大为原来的k+1倍，因此z2出现在非常高的频率，其影响可以忽略。

2.3  稳定性分析

根据电路的传输函数可知，存在非主导共轭复极点，其带来的相移取决于它的位置和Q值。为了避免产生频率“尖峰”，建议Q的值[10]取为[12]。在所提出的电路中，为保证电路的稳定性，使得相位裕度大于60°，因此必须满足|P2，3|≥2GBW，同时令z1≥4GBW。根据上面的条件可以容易得到gmc，gmf和CC的取值约束。相位裕度PM为：

根据上面的讨论，合理设置零极点的位置，可以看出，SACC放大器相位裕度大于60°，满足工程上的稳定性要求。同时如果建立时间不足，可以对参数k、补偿电容CC进行适当的调整，增大相位裕度。

2.4  摆率分析

由于电路的内部寄生电容远小于CC和CL，因此限制摆率的主要因素为对补偿电容和负载电容充放电的电流大小。由于gmf和gm2构成推挽输出结构，其正负摆率都很大，所以SACC放大器的摆率主要受限于驱动补偿电容CC的第一级电路。摆率公式为：

式中，I1为可用于对CC充放电的电流量。从式（10）可以得出提高摆率可以通过提高I1或者减小CC。在提出的结构中，由于增加了辅助运放，使得补偿电容相比于传统共源共栅补偿大大减小。因此，SACC放大器的内部压摆率在给定的条件下得到提升。

3  放大器的电路实现

图4显示了所提出的SACC放大器的电路实现。折叠式有源共源共栅跨导放大器构成了输入级，由M2～M9组成，差分对M2，M3决定第一级的跨导gm1。同时跨导提升辅助运放由晶体管Ma1～Ma3和Mb1～Mb3组成。其中，晶体管Ma1，Ma3，Mb1和Mb3工作在亚阈值区域。该辅助运放的增益决定了补偿电容的数值。

第二级的跨导gm2由M13决定，M10～M12构成动态前馈级，其等效跨导为gmf ，与M13构成推挽输出。CC为金属?氧化物?金属（MOM）补偿电容，CL为输出外部负载电容。Vb是由偏置电路提供的偏置电压，图中没有给出偏置电路。

4  仿真结果

所提出的SACC放大器在28 nm CMOS工艺下设计并仿真验证。当电源电压为0.9 V，所提出的运算放大器消耗静态电流仅为5.14 μA。负载电容为10 pF时，验证电路的频率特性。仿真结果如图5所示，从图中可以看出所提出的运算放大器直流增益为69.5 dB，单位增益带宽积为13.3 MHz，相位裕度为61.1°。

将图4所示电路连接成单位增益模式，输入峰峰值为200 mV，周期为8 μs，占空比为50%的方波信号，输出瞬态波形如图6所示。可以看出在没有添加动态前馈级电路时，输出波形在下降时不能跟随输入信号，且SR-=0.12 V/μs。在添加动态前馈级电路后，从图中可以看出负摆率显著改善，是之前的25倍，此时SR+=5.1 V/μs，SR-=3.0 V/μs。

本文提出的SACC放大器与现有放大器的关键性能参数对比如表1所示。工程上用FOM值来衡量不同放大器的性能，两个品质因数用来评估放大器的小信号和大信号性能指标，分别由式（11）和式（12）给出。

由于不同设计的电源电压不同，为了比较其性能，引入与电源电流相关的品质因数，分别由式（13）和式（14）给出。

从表1可以看出，与之前提出的补偿方案相比，本文提出的SACC放大器显然具有出色的FOM和IFOM，这表明所提出的SACC结构具有更好的功率带宽效率。此外，所提出的SACC结构还实现了最高的负载电容CL与补偿电容CC比率。这表明SACC放大器是一种面积能效优化的补偿方案，在驱动小的容性负载具有显著的优势。

5  结  论

本文面向低压低功耗应用领域提出一种新型的SACC放大器。SACC补偿方案使用小的补偿电容在低电压低功耗约束条件下把与带宽相关的非主共轭复极点推到高频，同时减小品质因数Q值，改善放大器的稳定性。由输入到输出的动态前馈级与输出级构成推挽结构，以低的静态功耗显著改善摆率。仿真结果表明，提出的放大器与现有的方案相比较具有更好的小信号和大信号性能指标。同时具有所有补偿方案中最高的CL/CC值，表明此方案的有效性，可以应用于模拟集成电路系统中。

注：本文通讯作者为王梦海。

参考文献

[1] AMINZADEH H， NABAVI M R， SERDIJN W A. Low?dropout voltage source： an alternative approach for low dropout voltage regulators [J]. IEEE transactions on circuits and systems II： express briefs， 2014， 61（6）： 413?417.

[2] ANDREOU C M， KOUDOUNAS S， GEORGIOU J. A novel wide?temperature?range， 3.9 ppm CMOS bandgap reference circuit [J]. IEEE journal solid?state circuits， 2012， 47（2）： 574?581.

[3] MALHOTRA S， MISHRA A， RAKESH B R， et al. Frequency compensation in two?stage operational amplifiers for achieving high 3?dB bandwidth [C]// 2013 IEEE Asia Pacific Conference on Postgraduate Research in Microelectronics and Electronics. Visakhapatnam： IEEE， 2013： 107?110.

[4] ABDULAZIZ M， TORMANEN M， SJOLAND H. A compensation technique for two?stage differential OTAs [J]. IEEE transactions on circuits and systems II： express briefs， 2014， 61（8）： 594?598.

[5] NAJJARZADEGAN M， JALILI A， DEHGHANI R. A high?speed， high?gain OTA structure with a new compensation technique [C]// 2015 23rd Iranian Conference on Electrical Engineering. Tehran： IEEE， 2015： 1332?1335.

[6] RAJ A， YADAV R， AKASHE S. Frequency compensation in two stage operational amplifier using common gate stage [C]// 2015 International Conference on Communication Networks. Gwalior： IEEE， 2015： 155?159.

[7] PAKALA S H， MANDA M， SURKANTI P R， et al. Voltage buffer compensation using Flipped Voltage Follower in a two?stage CMOS op?amp [C]// 2015 IEEE 58th International Midwest Symposium on Circuits and Systems. Fort Collins： IEEE， 2015： 1?4.

[8] SINGH S I. Design of low voltage CMOS two stage operational transconductance amplifier [C]// 2017 International Conference on Electrical， Electronics， Communication， Computer， and Optimization Techniques. Mysuru： IEEE， 2017： 248?252.

[9] ZHOU Qianneng， LI Hongjuan， DUAN Xiaozhong， et al. A two?stage amplifier with the recycling folded cascode input?stage and feedforward stage [C]// Proceedings of 2011 Cross Strait Quad?Regional Radio Science and Wireless Technology Conference. Harbin： IEEE， 2011： 1557?1560.

[10] GUO Song， LEE Hoi. Dual active capacitive feedback compen?

sation for low power large capacitive load three stage amplifiers [J]. IEEE journal of solid?state circuits， 2011， 46（2）： 452?464.