陈建

【摘 要】本文对基于边界扫描的电路板硬件设计给出参考准则，通过介绍设计过程中的关键点达到提升可测试性的目的。

【关键词】边界扫描;硬件设计;可测试性

1、研究背景

随着边界扫描技术的成熟，国际上很多IC生产厂商制造的IC芯片都遵循该标准，如Xilinx、ARM、Altera、Intel等在其公司的产品中已大量的采用边界扫描标准。在板级测试中使用该标准需要一定的设计准则以提高可测试性。

2、可测试性设计

2.1器件选型

电子元器件选型时应考虑是否有同等功能的边界扫描器件可以替代，如果有应优先选用边界扫描器件。当前复杂的大规模集成电路通常都为边界扫描器件。

2.2 JTAG接口设计

a）电路板上所有的边界扫描器件都应该将TMS、TCK、TDI、TDO、TRST信号引出到JTAG插座上;

b）所选边界扫描器件的JTAG端口如果具有双功能引脚，应保留JTAG测试的功能性;

c）所选边界扫描器件的JTAG功能如果具有使能端，应该预留测试控制点;

d）对芯片JTAG的五个引脚禁止与电源或地直接相连;

e）对可编程器件的JTAG测试口以及其它多功能器件的JTAG测试口，在设计时，原则上只作测试用，不要复用为一般的I/O，不得已采用的特殊情况下应保留测试的功能。

2.3扫描链路设计

扫描链路配置是边界扫描测试的基础，电路板中所选用的边界扫描器件应按照串行方式或者独立多路径方式连接，且所有的边界扫描器件都应可控。

在连接扫描链路时，应注意电压兼容问题。对于不同工作电压系列的芯片，不能将芯片的JTAG信号直接相连，应进行电压转换以使电压兼容。……