印茂伟， 吴轩光， 张雨亭， 李玉琳

(西南科技大学 国防科技学院，四川 绵阳 621010)

0 引 言

时间交错模/数转换器 (time-interleaved analog to digital converter,TIADC)[1,2]是提高高分辨率ADC采样率的一种有效技术途经。然而，通道间的时间失配会在TIADC输出信号中产生谐波，导致性能严重下降[3,4]。因此，时间失配校正成为不可或缺的环节，决定着TIADC系统的实际性能。模数混合方法[5]通过调整模拟延迟线对每个时钟相位进行微调，但该方法容易受到电压、老化等因素的影响。基于相关运算[6,7]的时间估计具有很高的精度，但二阶统计量和矩阵运算带来算法复杂度的增加。基于哈达马变换[8,9]的方法仅用一个定系数的FIR滤波器来补偿时间，从而简化了校正结构。然而，只有一些特殊的通道数具有哈达马变换，限制了该方法的推广应用。

一般而言，盲校正方法精度低、复杂度高，而盲自适应方法收敛速度较慢。为此，本文提出一种低复杂度的全数字快速盲校正方法，用于对具有宽平稳带限输入的TIADC系统的在线高精度时间补偿。

1 TIADC建模与时间校正

为便于全数字误差校正，本文采用数字模型。设TIADC系统有M个通道，总体采样频率为fs，理想情况下第k通道输出为

xk[n]=x[nM+k],k=0,1,…,M-1

(1)

式中x[n]为理想系统输出。考虑时间偏差τk的存在，实际系统中第k通道输出为

yk[n]=xk[n+τk],k=0,1,…,M-1

(2)

因为系统输出的整体延时不影响本文所讨论的问题，故假设∑τk=0。

时间偏差τk导致的输出信号频谱附加延时因子ejωτk，可以通过一阶泰勒级数ejωτ≈1+jωτ来近似表达。由此也可以得到第k通道校准后的输出信号

(3)

图1给出了时间校正的自适应滤波实现结构，其中DL用于补偿hd[n]的群时延。hd[n]可采用多相滤波器结构[7]来实现，如果其抽头数为2D+1，则延时值DL=D/M。图1结构只需M个减法器和乘法器，以及一个定系数的FIR滤波器即可实现时间补偿。

图1 M通道TIADC时间校正实现结构

2 时间失配估计

定义信号N个点的期望运算如下

(4)

对于宽平稳信号理论上有E{f}=常数。E{·}作为理想期望运算的近似，按滑动平均方式工作,可以采用累加/复位器(accumulator & reset)[5]来实现。显然，N的有限值带来数据加窗效应，从而造成期望值的近似和波动，导致算法稳态误差的增加。

根据一阶泰勒级数，相邻通道间的输出信号关系为

(5)

为降低估计的随机误差，对式(5)两边求绝对值和期望运算，有

(6)

(7)

根据式(6)和式(7)，可得M-1个观测量如下

(8)

由此得到关于τk的M-1个线性独立方程为

τk+1-τk=bk,k=0,1,…,M-2

(9)

联立∑τk=0，可以求解每个通道的时间失配τk。

给出方程组的矩阵形式。定义2个M×1向量τ=[τ0,…,τk,…,τM-1]T和b=[b0,…,bk,…,bM-2,0]T，以及M×M系数矩阵A。若M=4，有

(10)

式中B=A-1。因此，τ可计算如下

τ=B·b

(11)

为了实现图1中的τ计算，需要推导时间失配估计的反馈形式。其基本思想是利用校正后的输出信号来迭代估计残差，以有利于提高估计精度。

(12)

τ(m+1)=τ(m)+μ·Δτ

(13)

式中 Δτ=B·b，μ为步长因子，有0<μ≤1和τ(0)=0。当μ=1时，有τ(1)=Δτ，从前述推导中可以看出，τ可以一步收敛到真值。事实上，Δτ总有误差，故选取小的μ可以以较快速度遗忘误差，有利于降低估计算法的稳态误差。

Δτ的计算可以进一步得到简化。注意到bM-1=0，定义b1=[b0,b1,…,bM-2]T，去掉矩阵B最后一列，构成的M×(M-1)矩阵B1如式(14)。最终可以按Δτ=B1b1重新计算式(13)。计算后，可以利用左/右移位和加/减法运算来计算Δτ=B1b1，这有利于用诸如FPGA等硬件来实现

(14)

3 实验与结果分析

实验均以4通道TIADC为例，并假设只有时间失配τ=[0.03,0.015,-0.03,-0.015]TT。假设N=1 024，导数滤波器抽头数为25，输入信号采样点数217。除了特别说明，不考虑量化误差。实验在MATLAB (R2016a,Win64)软件下进行。

图2为算法的收敛性能，输入信号为归一化频率0.1的单音信号。图2(a)显示μ=1时算法具有一步收敛性。为了充分利用这种快速收敛性，同时又能控制算法的稳态精度，可以采用变步长迭代技术。如图2(b)所示，算法能够实现3步精准收敛，图中的变步长策略为μ=1,0.5,0.5,0.25,0.25,0.25,…。

图2 不同步长下的时间失配估计收敛曲线

图3、图4为变步长3步迭代校正效果。图3采用频率0.15的满幅单音输入，可以看出，经过校正，归一化频率0.1,0.35和0.4共3处的谐波分别从-35.5，-75.45，-35.5 dBFS抑制到-88.1，-79.5，-92.1 dBFS。图4采用归一化载频0.15、码率0.001 5的二相编码 (binary phase shift keying,BPSK)满幅输入信号，采用本方法可以有效压制谐波达到或低于旁瓣电平。

图3 正弦输入信号校正前后频谱

图4 BPSK输入信号校正前后频谱

图5给出了算法的无杂散动态范围(spurious free dynamic range,SFDR)和信噪比(signal to noise ratio,SNR)性能曲线。输入输出信号和导数滤波器均量化为12 bit，运算中间结果保留18 bit的精度。定义如下

(15)

图5 时间校正性能曲线

另外,对比本文和文献[5,6,9]3种时间校正方法的性能，本方法在资源消耗和收敛速度等方面具有明显的优势。

4 结 论

本文提出了一种M通道TIADC的全数字盲校准方法。校准系统的每个部分工作在fs/M频率下，降低了实现难度，各通道的一致结构增加了系统的可靠性。由于采用了变步长技术，算法可以实现快速地精确收敛。同时，基于一阶统计量的时间失配估计显著地降低了算法的计算量。该方法具有复杂度低，计算效率高等优点，可用于TIADC的在线快速时间补偿。