摘 要：FPGA有很强的时序控制能力，可以用数字滤波器实现小型化、集成化，同时可以提高系统的可靠性。借助DSP builder模型化开发工具又可以使电子系统的设计和开发变得十分简捷。

关键词：FPGA;DSP builder;模块设计

DOI：10.16640/j.cnki.37-1222/t.2019.19.130

1 数字下变频滤波器实现

选取信号参数为：，， ，，，取。采用的滤波器为FIR有限长单位冲激响应 低通滤波器，原理图如下：

2DDC设计仿真

仿真波形如图4所示。图中I及Q分别是DDC的两路波形。

数字化正交解调模块在Simulink中验证完毕后，通过signal compiler把得到的mdl文件映射成了VHDL语言，并且自动生成了一个工程。用Altera FPGA的集成开发环境Quartus 可以打开这个工程进行综合编译，最后可以得到sof文件配置FPGA。

3 结论

DSP builder中的模块均是Altera公司经过优化的IP核集成的，与FPGA的开发环境中的模块在本质上没有区别，该方法是基于FPGA的模型化设计方法，不仅节省了开发时间的同时在一定程度上也节省了资源。

参考文献：

[1]Yajian Jiang，Guiming Shen.FPGA signal processor application study radar and combat.1999.

[2]Naidong Luo.Transfer interface design based on LVDS technology 2008.

[3]張永浩.三相弧焊逆变电源PFC中双DSP控制系统[D].吉林大学，2010.

[4]Shui Chen，Gaoxing Zhang Technology News 2006.

作者简介：苏刚（1988-），男，山东滨州人，硕士研究生，助教，研究方向：信号与信息处理理论及应用。