张园园，吴 宁，周 磊，周 芳，葛 芬

(1. 南京航空航天大学 电子信息工程学院,江苏 南京 211106；2. 扬州大学 信息工程学院,江苏 扬州 225127)

0 引言

高精度同步时钟装置在电力系统故障录波、靶场时统和地震监测等诸多测量系统中得到了广泛的应用[1- 4]。该类装置通常使用全球定位系统(GPS)接收机作为同步时钟参考源，当GPS信号受到干扰而不稳定时，使用高精度晶振进行本地守时[5]。目前，对于同步时钟装置的研究主要集中在对GPS秒脉冲随机误差和晶振频率漂移的抑制[6]。文献[7]中利用时间差预设补偿法产生精度为300 ns的同步时钟信号。文献[8]中使用均值法抑制GPS秒脉冲的随机误差，产生精度为100 ns、守时漂移为500 ns/h的同步时钟信号。文献[9-12]根据数字锁相环原理，通过对GPS秒脉冲的跟踪锁定，在本地维持一个接近理想秒脉冲的同步信号，从而实现高精度同步时钟信号的产生。现有的同步时钟装置设计方案在精度上已达到较高的水平，但仍存在着一些不足，如通过较高的现场可编程门阵列(FPGA)主频提高同步时钟精度，导致所设计的系统无法满足时序约束，抗干扰能力低，难以实用[13]；采用FPGA+CPU的硬件设计架构，增加了系统的硬件复杂度和设计成本，缺乏通用性。

近年来，随着PULPino、Rocket等一批性能优异的开源处理器的出现以及ARM公司对Cortex-M0和Cortex-M3内核的免授权处理，基于开源处理器在FPGA中定制片上系统(SoC)已经成为嵌入式系统一种新的设计模式[14]。这种设计可以融合FPGA和CPU各自的优势并有利于减小系统面积。同时，当芯片需求较大时，可直接将现有设计投入供专门应用的集成电路(ASIC)的生产，进一步提高性能。……