张博，王云娜，孙景业，吴昊谦

（西安邮电大学电子工程学院，陕西西安710121）

随着无线通信技术的高速发展，集成电路的发展越来越快。可编程增益放大器（Programmable Gain Amplifier，PGA）作为集成电路中的重要模块，也就被广泛应用于无线通信系统等领域[1-6]。其中，PGA在电路中起着变化增益、调整信号动态范围和稳定信号的作用[1-2]，如在射频前端电路的信号太弱时，PGA可提供一定增益使信号被放大到适当的信号水平[3-4]。由于增益步进和增益误差是PGA的两项重要指标，不同PGA针对不同应用场景，增益步进和误差要求不同，所以这两项指标的优化设计电路已经相当成熟[7-9]。但是一般会对带宽和噪声系数（noise factor，NF）的设计要求比较低，如文献[6]中的带宽为20 MHz，NF为28 dB，文献[10]中的带宽为57 MHz，NF 为 19.3 dB，文献[11]中的带宽仅为40 MHz。因此，本次设计拟针对PGA的带宽和噪声进行优化设计，除了考虑引入直流失调校准电路（Direct Current Offset Cancellation，DCOC）外，还会重点设计主运放部分电路，对NF，线性度、相位裕度等指标进行优化设计。

1 PGA电路结构

本次PGA电路采用开关控制电阻反馈网络的结构来实现可变增益。主要由OPA、DCOC、电阻反馈网络和2-4译码器4部分组成。总体结构如图1所示。

图1 可编程增益放大器总体结构

图1中四组开关由2-4译码器控制来切换增益档位。其中，R为反馈电阻，VC_0dB、VC_6dB、VC_12 dB和VC_18 dB分别为译码器控制信号，A为运放增益。可实现增益范围为0～18 dB，步进为6 dB。

2 主运放电路设计

PGA电路应用于软件无线电（software define radio，SDR）发射链路，其中主运放电路采用两级运放与共模反馈和输出缓冲器级联的结构。如图2为主运放电路结构。……