石 敏 莫锦辉 易清明

暨南大学信息科学与技术学院, 广州 510632

随着芯片集成度越来越高，基于知识产权(Intellectual Property，IP)进行片上系统(System on Chip，SoC)芯片设计的能力和技术得到了迅速提高。有关IP核复用的SoC设计方法学已成为解决设计成本高、开发周期长以及功能复杂等问题的有效手段[1]。在IP核复用过程中，SoC系统需要片上总线实现各个IP核之间的互联。不同的总线技术会对系统的传输效率造成差异，从而影响系统的整体性能。目前市面上仍然有许多串行外设接口(Serial Peripheral Interface，SPI)和通用异步收发传输器(Universal Asynchronous Receiver /Transmitter，UART)用于串行通信总线，因其低速传输的局限造成SoC系统传输效率低和CPU指令执行效率低的问题[2]。AXI4(Advanced eXtensible Interface)总线作为ARM公司于2010年推出的一种最新总线规范，因其高效的传输效率和可靠性能，广泛应用在工程上。本文在研究AXI4最新协议的基础上，通过扩展ARMv4自定义指令和提出支持全双工通信的AXI4协议转换接口，实现一个由主机CPU、AXI4总线和从机SPI、UART组成的互联模型。

1 支持AXI4总线的IP核互联模型

目前绝大多数的AXI4总线互联模型[3-5]采用APB转换桥实现总线与外设的互联，但由于APB 协议的局限，两者之间不能同时进行读和写操作；它也没有指出主机与总线之间具体的互联方式。本文设计的互联模型采用支持AXI4协议的从机接口，实现了总线与从机之间的全双工通信，具有较高的传输效率。另外，提供了主机与总线互联的具体方案，具有较强的实用性。

如图1互联模型所示，CPU分别通过AXI4总线与UART和SPI互联。AXI4总线模块内部分为主机接口、AXI4接口、中继模块和从机接口。……