吴 双，高 博，龚 敏

（四川大学物理科学与技术学院微电子系，微电子技术四川省重点实验室，成都 610064）

1 引言

电感是一种磁能储存元件，在高性能压控振荡器（VCO）、低噪声放大器与各类射频电路等领域有着广泛的应用[1]。目前片上电感主要分为有源和半有源电感，键合线电感与金属互连线电感。其中片上电感中应用最广泛的是金属互连线电感。半导体工艺技术在不断提高，芯片的特征尺寸也随之越来越小。但是在电路中所需要使用的片上电感的值却不会随着工艺的提高而变小。这就意味着在芯片尺寸下降的同时，片上电感的尺寸并没有下降，占用了大量的芯片面积，在芯片上电感所占面积与晶体管所占面积的比例不断提高。从文献[2-3]中我们可以很明显地看到，片上电感在版图上占据了极大的面积。而在7 nm工艺中，芯片的特征尺寸更小，这个问题也愈发严重。

在过去，人们尝试过多种方法来解决片上电感占据面积过大的问题。一些文献提出了不同的片上电感结构，例如差分多圈电感、多层电感[4]等。除此之外，也可以通过减小片上电感之间的相互距离来减小面积。然而电感之间存在耦合，会对彼此的电感值L与品质因数Q产生一定的影响。尤其是在7 nm工艺条件下，金属层总层数、金属层厚度等均与以前的工艺有很大的差别。由于7 nm工艺推出不久，故在7 nm工艺下对电感的研究极为缺乏。通过分析不同屏蔽条件下2个片上电感间的耦合情况，可以在一定程度上判断2个片上电感较为合适的相互位置与距离。……