王 斐，郭江宇，李勇峰，刘 健

（北方自动控制技术研究所，太原 030006）

0 引言

定时器是接收机系统的重要组成部分，它能够提供所需的各种主脉冲定时信号和波门定时信号。在最初的设计中，定时器大多采用纯硬件的实现方法，用分立元件搭建逻辑电路，电路复杂，工作量大，可读性差，可靠性低，根据特定的需求设计特定的电路，基本不具备通用性。近年来，以数字技术为基础的定时器得到了飞速的发展，性能指标达到了一个新的水平。现场可编程门阵列（FPGA）器件具有容量大、运算速度快、灵活可变等优点，使得许多复杂电路有了新的实现途径，越来越被广泛地应用于实际系统中［1］。因此，需要通过FPGA设计一种可以实现大量定时单元的定时芯片。

目前，对于定时电路的研究主要集中在可重构方面，所建立的电路较为复杂，难以工程实践。吴文博［2］的硕士论文中着重强调了定时电路的重要性，同时研究了现场可编程门阵列（FPGA）在雷达定时器中的应用，并且运用基于部分可重构方法的原理及设计思想，基于已有的逻辑层面之上，把设计程序进行进一步简化，使雷达定时器可实现局部动态再次构建。邹仕祥［3］对于定时电路在通信网络中的应用进行了广泛的研究，提出了其在通信领域的应用前景以及设计实现方法，但文中并未对实现的电路进行简化，导致工程实现方面缺少理论依据。彭兵［4］等对基于计数器的可编程定时电路进行了详细研究，分析了实践过程中的诸多问题，但未对相关难题进行解决。……