高速多负载总线的板级信号完整性仿真与分析*
2018-03-21罗会容何文浩
通信技术 2018年3期
罗会容,何文浩
0 引 言
随着半导体技术的发展,现代数字芯片的集成度越来越高。同时,为了满足一些数据传输带宽和传输速度的要求,其主频不断提升。一些电路的PCB设计不再仅仅是按照一些设计规则把电路布通,电路板的信号完整性往往也是需要考虑的关键因素。电路板信号完整性关系到单板能不能达到预先设计的功能要求和技术指标,对整个系统的稳定性和可靠性具有重要影响。
1 信号完整性概述
信号完整性(Signal Integrity)是指信号在电路中以要求的时序和电压作出响应的能力。如果电路中信号能够以要求的时序、持续时间和电压幅值达到接收芯片引脚,则该电路具有较好的信号完整性。否则,当信号不能正常响应或系统不能长期稳定工作时,就出现了误触发、过冲等造成时间间歇振荡和数据错误的信号完整性问题[1]。
1.1 板级信号完整性的重要性
在实际的产品设计过程中,由于产品结构的限制,一些频率较高的器件会基于功能的划分而被分配在不同的电路板上,通过接插件或电缆相连接。单板电路的关键信号可以通过仿真方法判断信号完整性的好坏,进而指导PCB布局和布线。对于分布在不同电路板上的高速多载荷总线的信号完整性,需要通过仿真软件先关联板级信号模型,再进行仿真、分析和验证。
板级信号完整性的常见问题:发送端A板上芯片1的高速信号通过接插件到接收端B板上芯片2后,能不能正确判断和接收来自发送端的信号。……
登录APP查看全文
