夏江林，邹传云

0 引 言

频率合成技术是经过一系列处理后具有高稳定性和高准确度的标准参考频率产生大量具有相同稳定性和准确性的离散信号，并且输出信号的频率可由数字信号控制[1]。锁相环（PLL）是频率合成器的核心组成部分，是许多电子产品的关键部件之一，可广泛应用于工业、国防、军事和民用等领域。锁相环频率合成器由PD（相位比较器）、LF（环路滤波器）和VCO（压控振荡器）组成[2]，原理如图1所示。

图1 锁相环频率合成器的原理

图1 中，fR为输入信号的频率，f0为输出信号的频率。PD用于比较两个输入信号fR和经N分频的输出信号f0。如果两个输入信号的频率不一致，PD将产生一个低频分量，使得VCO的输出频率通过LF变化[3]。LF的作用是产生误差控制电压来控制VCO的输出频率。由于负反馈的影响，这种变化会不断使输出信号f0经N分频后的频率和输入信号的频率fR一致。f0和fR的相位差保持在一个不变的范围内。此时，PLL环路处于所谓的“锁定”状态[4]。最后，使输出信号频率为f0=N·fR。

本文设计了一种用单片机作为锁相环芯片ADF4350的控制器，实现了输出1 GHz的锁相环频率合成器。因为锁相环芯片ADF4350集成了鉴相器、压控振荡器和N分频器，所以本文的主要工作在于设计环路滤波器参数和调试ADF4350内部R0-R5寄存器的控制数值。锁相环（PLL）频率合成器。它的工作电压一般选3.3 V，最大鉴相频率为32 MHz，RF输出功率为4～5 dBm。

ADF4350的数字接口是与SPI兼容的串行接口，作用在于将数据写入器件。CLK、DATA和LE则控制数据传输。在CLK从低电平到高电平时，将32位数据逐位写入对应寄存器；……