李小文 严卫林 刘丽君

摘 要：本文介绍了边界扫描技术的工作原理，论述了基于边界扫描技术的电路板可测性设计在信号链路以及信号接口方面需要重点考虑的一些问题，研究了如何保证经过可测试性设计后的电路板测试最有效的难题。此外，文中还给出了基于边界扫描技术的电路板可测性设计在工业领域和铁路行业应用的前景。

关键词：边界扫描；可测试性设计；电路板

中图分类号：TP206 文献标识码：A 文章编号：1671-2064（2018）22-0076-02

随着现代电子技术的不断发展，印刷电路板（PCB）的功能越来越复杂、面积越来越小，随之带来的是板上的器件封装越来越小、密度越来越高。这使得电路节点的物理可访问性正在削弱以至于消失，电路系统的可测试性急剧下降，测试成本在电路系统总成本中所占的比例不断上升，传统的测试方法（如ICT、AOI）等正面临着日趋严重的测试困难。在这种情况下，边界扫描测试技术（BST）是一个很好的选择。边界扫描测试技术提供了一种测试方法，可以高效的测试电路板上面器件的功能以及器件间的互连。

虽然，采用边界扫描测试技术可以很好解决电路系统测试的难题，并且联合测试行动工作组（JTAG）开发出边界扫描的测试规范——IEEE1149.1-2001[1]，但是使用边界扫描测试技术的前提是被测电路板必须在设计的时候经过了可测性设计（DFT）。无数次的测试实践证明：要对一个不具有可测试性的电路进行测试是徒劳的，只有提高电路的可测试性，才能使电路的测试问题得到简化并最终得到解决。……