王利华

(中国航空工业集团公司雷华电子技术研究所,江苏无锡214063)

0 引言

在大多数雷达系统的处理架构中,一般由数字中频接收系统完成模拟中频信号模数变换器(Analog to Digital Converter,ADC)采样,并基于现场可编程门阵列(Field Programmable Gate Array,FPGA)实现数字下变频和数据打包输出算法,再由信号处理系统基于数字信号处理器(Digital Signal Processor,DSP)实现基带信号数字脉压和后续处理算法。但是DSP芯片处理速度低、实时性差且并行处理能力弱,使得基于DSP的数字信号处理有着极大的应用局限性。

随着FPGA芯片技术和集成度的高速发展,以及FPGA本身具备的处理速度快、适合并行运算的特点,在雷达数字接收系统和信号处理系统得到越来越广泛的应用。部分信号处理算法(如线性调频信号脉压等)可以前移至数字中频接收系统基于FPGA实现,这样不但能够有效减轻DSP芯片的处理压力,也可以优化信号处理系统的算法架构。在数字中频接收系统中,基于FPGA实现多通道数字下变频、线性调频信号数字脉压和数据打包算法的综合设计,能够有效提升数字中频接收系统的预处理能力。

1 数字脉压方法

1.1 频域相乘法

线性调频信号的脉压工程实现包括时域卷积和频域相乘两种方法。在雷达窄带信号处理系统中[1],线性调频信号脉压长度从几十点到几千点不等,如果采用时域卷积的方式进行脉压,匹配滤波器的设计较为困难。尤其是脉压长度达到几千点数时,无论如何优化设计,匹配滤波器的阶数都太大,其乘法及加法的运算规模可能导致FPGA的资源占用过多而无法实现。……