闫博冉，何卫锋，毛志刚

(上海交通大学 微纳电子学系,上海 200240)

基于HEVC六边形运动估计算法的VLSI设计

闫博冉，何卫锋，毛志刚

(上海交通大学 微纳电子学系,上海 200240)

运动估计是HEVC中计算量最大、耗时最多的模块。为了加速编码过程，设计了适用于HEVC运动估计的六边形搜索算法的VLSI架构。该架构支持HEVC标准中的尺寸可变块设计，并且充分考虑六边形模板的数据复用特点，在PE阵列中使用流水线的组织策略，有效降低了片上缓存的访问次数。采用SMIC 65 nm工艺综合该电路，最高工作频率可达100 MHz，电路规模101 k门，能够满足高清视频(1 920×1 080,60帧/秒)的实时编码要求。

HEVC; 运动估计；六边形搜索；VLSI

与之前的视频编码标准相比，HEVC标准具有更高的编码效率。灵活的块分割结构是HEVC提升编码效率的重要技术之一。在HEVC中，最大编码单元(LCU)尺寸为64×64，LCU会根据四叉树结构继续划分成编码单元(CU)，CU的最小尺寸为8×8。与每个CU相关的有预测单元(PU)和变换单元(TU)[1-3]。

运动估计是HEVC编码中最关键的模块之一。参与运动估计的块是预测单元(PU)，与之前的编码标准中单一的预测单元尺寸相比，HEVC引入了共36种不同尺寸的预测单元，如图1所示，其中N=8,16或32，最大尺寸为64×64，最小为4×8和8×4， AMP为不对称划分。编码器可以根据视频的内容特性，对平滑的图像区域采用较大尺寸的块来进行预测，以此提高压缩率；对变化剧烈的图像区域采用较小的块来预测，以此来保证图像细节[4]。

图1 HEVC中预测单元的尺寸及划分模式

在支持可变块的快速运动估计算法的VLSI设计中，文献[10～15]分别采用了菱形搜索算法和三步搜索算法，六边形搜索算法的VLSI实现很少[6-8]。……