许家麟，韩思齐，孙宁霄，吴琼之

（北京理工大学 信息与电子学院，北京100081）

硬件加速系统中的PCIe-SRIO桥技术

许家麟，韩思齐，孙宁霄，吴琼之

（北京理工大学 信息与电子学院，北京100081）

针对一种基于PCI Express和Serial RapidIO混合式互连架构的硬件加速系统，介绍了其中基于FPGA实现的低延迟、多通道、跨平台的PCIe-SRIO桥接方法。介绍了该PCIe-SRIO桥的逻辑架构，详细叙述了数据调度方法，给出了系统实现成果以及性能测试结果。该成果解决了标准计算机与硬件加速部件的高速接口问题，比同功能的专用ASIC器件具有更好的适应性以及扩展性。

硬件加速；PCI Express；RapidIO；FPGA

基于混合架构的硬件加速是计算机领域中很重要的研究方向之一。它是指将一些特定的任务从通用CPU移植到硬件处理模块上并进行相应的算法优化。由于硬件设备的专用结构，这些硬件处理模块往往比在基于顺序指令集的CPU上运行同样功能的软件在速度上有大幅度的提升[1]。

文中的主要研究内容是通用CPU和嵌入式计算硬件之间的桥接。这是硬件加速系统的关键技术问题之一，既要求较高的传输速率，也要求数据类型、长度、通道数量的灵活性。当前，计算机系统多采用PCI Express（PCIe）与外设进行数据交互。而高性能的分布式嵌入式处理系统则多采用Serial RapidIO（SRIO）作为接口标准。实现PCIe总线到RapidIO桥，意味着实现了通用计算机与多结点、多类型的分布式硬件计算子系统的接口能力，为硬件加速系统提供了跨架构的数据传输通道。文中介绍了一种基于FPGA的PCIe-SRIO桥接方法，在性能和功能上有效的支撑了大规模硬件加速系统的实现。……