刘志宏张星张洪峰

（武汉第二船舶设计研究所武汉430064）

一种处理器体系结构级功耗评估工具设计

刘志宏张星张洪峰

（武汉第二船舶设计研究所武汉430064）

体系结构级功耗评估能让设计者在设计前期对处理器进行架构权衡，极大地减少设计开销。论文从体系结构级、电路级和工艺级三个层次，结合工艺缩放比例原理和RTL反馈建模方法，进行处理器功耗建模；在功耗模型基础上，实现体系结构级功耗评估工具的设计；通过速度、精度分析，表明该体系结构级功耗评估工具在极大提升了功耗评估速度的前提下保证了功耗评估精度。

体系结构级；功耗模型；功耗评估

Class NumberTP302

1 引言

体系结构级功耗评估对于处理器设计是非常重要的，它能让设计者在设计前期对处理器进行架构权衡，极大地减少设计开销。试想若一款处理器设计到工艺级才发现其功耗指标不满足，用RTL级和工艺级手段并不能解决，而需返回到体系结构级重新设计，其代价是非常大的。

目前有许多商业化功耗评估工具，如晶体管级的HSPICE、PSPICE、NanoSim等，门级或RTL级的Power Designer、RTL Compiler、Blast Power等，这些工具能在不同层次上提供较准确的功耗评估，但它都要求电路完整的硬件描述，RTL级的verilog代码、门级网表甚至更低层次的电路设计，不可能在处理器总体架构规划阶段及时地作出功耗评估，同时这些工具进行功耗评估占据极大的内存空间，需要相当长的时间；指令级功耗评估［1～2］和系统级功耗评估［3］速度非常快，但没有体现出处理器的体系结构设计，一般适用于算法开发。……