李文嘉+权磊

摘要：显示驱动芯片是一款数模混合SoC芯片，上电时序复杂。根据显示驱动芯片的需求，设计了上电控制模块。电路通过对电源电压进行检测，并结合相应控制逻辑，产生可靠的复位信号。仿真结果表明，该模块使芯片在上电后能正常启动，并保证芯片能顺利进入深睡眠模式及唤醒。

关键词：显示驱动芯片；上电复位；电源检测

1概述

显示驱动芯片是一款规模大、电源系统复杂、数模混合的SoC芯片。在驱动芯片中，数字电路起着很重要的作用，芯片各模块的上下电及工作时序均由其控制。而逻辑电路在上电过程中很容易出现错误状态，需要在电源电压达到电路的正常工作电平后，利用复位电路对逻辑电路进行初始化，以保证数字逻辑的正确性。

驱动芯片的外接电源有两个，分别是锂电池电源VDDA和10电源VDDI，芯片所需的其他电源均在片内通过LDO或电荷泵产生。在芯片的启动过程中，各电源需要按照一定的先后顺序陆续上电。在外接电源VDDA和VDDI上好电后，提供数字电源DVDD的LDO就需要启动，并在上电完成后给数字电路提供一个复位信号，对触发器、寄存器及锁存器等单元电路进行复位，保证电路在上电过程中能正常启动。其他电源及电路模块则在数字电路正常工作后，在其控制下按照一定的时序分别启动。因此，上电控制电路对显示驱动芯片正常上电启动起着重要的作用。

2芯片上电控制电路

2.1上电检测电路

只有当驱动芯片的两个外接电源VDDA和VD-DI都上电之后，芯片才能启动。在芯片设计中，采用了电源上电检测电路，对VDDA和VDDI进行检测，当上电检测完成后，才启动后续电路。上电检测电路的电路结构如图1所示，分为三个部分，分别是VDDI检测电路，VDDA检测电路以及VDDA延迟检测电路，其中VDDA延迟检测电路采用的就是常见的RC结构。在VDDA上电结束，检测电路会输出低电平信号VDDA_ON，经过一段时间延迟，输出信号VDDA OELAY翻转为高电平；VDDI上电结束，检测电路会输出低电平VDDI_ON，作为后续电路的使能信号。

由于芯片电源VDDA和VDDI上电没有先后顺序，分两种情况考虑上电检测电路：一种VDDA先上电，另一种是VDDI先上电，上电检测波形如图2所示。由上电检测波形可以看出电源上电结束后，上电检测信号会发生相应的变化。从上电检测波形可以看出，VDDA ON与VDDI 0N都输出低电平时，VDDA与VDDI两电源完成上电。

2.2系统上电控制电路

外部电源（VDDI、VDDA）上电完成以后，即可进行内部数字电路上电及芯片复位操作，具体可通过图3电路实现。在电路中，VDDA OELAY和VDDl 0N为上电检测电路的输出信号，其中VDDA DELAY在VDDA上电之后经t1时间延时后由低变高，而VDDI_ON则在VDDI上电结束输出低电平。VDDI_ON为电平转换电路的使能信号，电平转换电路结构如图4所示。在VDDI未上电时，VDDI_ON为高电平，电平转换电路的输出为低电平，不受输入信号影响。在VDDI上电之后，电平转换电路才能正常进行电压转换。

DVDD_EN为DVDD_LDO的使能信号，高电平有效。当该信号为高时，DVDD LDO將开始工作，产生数字供电电源DVDD。图5所示DVDD延迟检测电路对DVDD电压进行检测，在DVDD上好电后经t2时间延时，DVDD_DELAY由低跳高。RESX信号为主机配置的复位信号，通过10接口到该电路，经过两个电平转换电路从VDDI电压域分别转换至VDDA和DVDD电压域，其中VDDA电压域的RESX信号用于控制带隙基准（BGR）的使能，并与VDDA_DELAY信号相与之后作为触发器的清零信号。DVDD电压域的RESX信号则与DVDD_DE-LAY信号相与之后作为硬复位信号hw给数字电路，在数字电路中与软复位信号sw相与之后作为整个系统的复位信号。触发器的D端和触发端信号由数字控制，在芯片接收到深睡眠指令时，触发端产生一个上升沿，将Q端信号变为高电平。

下面从以下六种情况考虑芯片复位。

（a） VDDA与VDDI上电启动

VDDI上电后，检测信号VDDI_ON立即输出低电平。VD-DA上电后，经过时间t1延时后，检测信号VDDA_DELAY输出高电平。在时间t1内，DVDD使能信号直接有效，DVDD开始建立并稳定，数字电路上电；同时VDDA DELAY的低电平对D触发器清零。

在以上过程进行的同时，主机配置复位信号RESX为低脉冲，数字电路开始复位。RESX变高的时刻，带隙基准开始正常工作。但是数字电路的复位信号由RESX和DVDD_DELAY共同作用的。只有当数字电路上电t2时间后，DVDD_DELAY才会翻转为高电平，此时RESX和DVDD_DELAY同时为高，数字电路复位完成。

在数字电路复位期间，D触发器的触发信号一直维持低电平，且复位结束，触发信号输出默认值低电平，这样即可保证DVDD一直有效，即数字电路持续供电。

（b）RESX硬复位

若RESX为低电平，即硬复位信号有效，则数字电路复位，带隙基准电路重启。注意的是，RESX硬复位并没有使数字电路掉电。

（c）软复位

当数字电路接收到软复位命令时，反映到电路上sw端为低电平，则Reset信号直接对数字电路复位。

（d）VDDI掉电，再启动

若VDDI掉电，VDDA不掉电，这时检测信号VDDA_DE-LAY保持高电平，但是VDDI_ON由低电平翻转为高电平，导致DVDD LDO关闭，即数字电路掉电。一旦数字电路掉电，芯片不能自启动，必须在VDDI重新上电后，配置RESX一个低电平脉冲，才能使DVDD LDO重新启动，即数字电路重新上电。同（a）一样，本电路会重启带隙基准，并完成数字电路复位。

（e）VDDA掉电，再启动

若VDDA掉电，VDDI不掉电，这时检测信号VDDI_ON保持低电平，VDDA_DELAY翻转为低电平，并且VDDA是DVDDLDO的电源，VDDA的掉电使得数字电路无电。值得注意的是：处于此种状态的芯片不能自启动。只有VDDA重新上电，才能让数字电路上电；接着通过配置RESX为低电平脉冲，使带隙基准重启、数字电路复位。

（f）芯片深睡眠及唤醒

当芯片接收到深睡眠模式的指令时，一方面反映在图3中D触发器输人为高电平，触发信号由低到高电平翻转，将D端的高电平输出至Q端，导致DVDD_EN变为低电平，DVDD LDO关闭，数字电路掉电，同时，触发器的输出信号还控制SRAM的电源开关，当其变为高电平时，SRAM的电源将断开，节省系统功耗；另一方面，芯片内部DC-DC电路、振荡器、驱动电路及MPU接口与寄存器均不工作，芯片进入深睡眠模式。

这种模式下，芯片同样不能自启动。主机必须通过配置RESX，才能使数字电路重新上电与复位、带隙基准重启。深睡眠状态失效，即芯片深睡眠模式被唤醒。

3电路仿真

该电路采用umcl62ehv工艺设计，并利用Cadence Spectre对其进行仿真。

图6为VDDA和VDDI上电以及VDDI掉电仿真，从图中可以看到，在VDDA上电后，DVDD_EN为高电平，DVDD LDO开始工作，DVDD电压上电。VDDA_DELAY经过约130us延时后，跳为高电平，DVDD_DELAY在DVDD上电后，经大约240us延时后跳为高电平。VDDI_ON在VDDI上电后即变为低电平。在VDDI掉电时，VDDI_ON变为高电平，同时DVDD_EN变为低电平，DVDD LDO关闭，DVDD开始掉电。

图7则是对芯片深睡眠及唤醒情况进行仿真。可以看到当触发器触发信号CLK第一个上升沿到来时，由于系统刚上电，VDDA_DELAY还是低电平，DVDD_EN不受其影响，继续保持高电平，DVDD正常上电。这可以保证系统在上电期间，不会因为逻辑电路的错误信号而导致DVDD LDO误关闭，使其不能上电。当CLK的第二个上升沿到来时，意味着芯片接收到深睡眠模式指令，将D端的高电平传输到触发器Q端，DVDD_EN变为低电平，DVDD LDO关闭，芯片进入深睡眠状态。直到主机给RESX配置低脉冲，DVDD_EN才重新变为高电平，芯片推出深睡眠模式，被成功唤醒。

4结束语

显示驱动芯片电路规模大，电源系统复杂，电路模块多，需要數字模块对上电时序及各功能模块进行控制。为保证系统的正常工作，设计了上电控制模块，通过对电源电压进行检测以及相应控制逻辑，产生可靠的系统复位信号，使芯片在上电后能进人正常工作状态，并保证芯片能顺利从深睡眠模式唤醒。