赵 地，朱兴华，孙 辉，杨定宇，王 进，李小辉

(成都信息工程大学 光电技术学院，四川 成都 610225)

基于Verilog的模拟前端时序的实现方法

赵 地，朱兴华，孙 辉，杨定宇，王 进，李小辉

(成都信息工程大学 光电技术学院，四川 成都 610225)

针对如何高精度、高速实现模拟前端时序的问题，提出了一种用于平板探测器的模拟前端时序的Verilog实现方法。Verilog语言的编程整体上采用模块化设计，主要包含电荷采集模块、数据读出模块和计数器模块。利用锁相环技术设置各模块不同的时钟信号，通过编写有限状态机和改进型计数器实现各模块的时序。仿真结果表明，该编程方法满足了时序高精度实现的需求，具有运行速度快、灵活性高等特点，达到了预期效果。

平板探测器；模拟前端；时序；Verilog；仿真

随着医疗技术的不断进步，X射线成像技术得到了快速发展。以往的X射线成像系统采用胶片和增感屏获取图像，具有较多的缺点，包括检测速度慢、图像质量低等[1-2]。数字X射线平板探测器(Flat Panel Detector，FPD)的出现，较好地解决了这些问题，它具有空间分辨率高、可减少X射线辐射剂量等优点，在医疗、工业等领域得到了广泛应用[3]。

因此，研制具有自主知识产权的FPD在国内非常重要。目前广泛采用的是直接型FPD[4]，其主要成像过程是转换层将X射线转换成电信号，薄膜晶体管(Thin Film Transistor，TFT)阵列对电信号进行采集、存储并读出，再经放大器、A/D转换器等转变成数字图像信号，并通过显示器显示[5-6]。模拟前端用于读出TFT阵列中的电信号，并对其进行放大、采样及转换等处理。……