张光新 林智勇

(上海核工程研究设计院电气仪控所，上海 200233)

基于设计分析器的CAP1400核电厂非安全级仪控系统控制逻辑设计验证

张光新 林智勇

(上海核工程研究设计院电气仪控所，上海 200233)

从设计院的角度给出核电厂控制逻辑设计验证的要点、方法和流程，并以CAP1400项目具体的控制逻辑验证为例，介绍在设计过程中如何基于设计分析器开展控制逻辑图的验证工作。

控制逻辑 设计验证 非安全级仪控系统 设计分析器

核电厂数字化仪控系统主要分为安全级仪控系统和非安全级仪控系统，它们共同起到了防止电厂偏离正常运行和系统失效的作用，是核电厂纵深防御措施的第1层关键技术[1]。而核电厂数字化仪控系统的验证与确认(Verification and Validation，V&V)工作又是确保仪控系统正确、可靠运行的关键。

过去，无论法规标准[2，3]还是学术研究[4～6]，核电厂数字化仪控系统的V&V工作都仅针对安全级仪控系统。随着数字化仿真技术的发展和对核电厂可靠性要求的提高，非安全级仪控系统的V&V工作也受到越来越多的重视。很多DCS厂家在非安全级仪控系统的开发、集成过程中也引入了V&V的概念，对组态逻辑进行了相关的测试与验证[4，7，8]。

然而在国内核电厂设计文件体系中，核电厂非安全级仪控系统的主要功能是通过控制逻辑图体现的。因此，DCS厂家在进行控制逻辑组态时，主要以设计院的控制逻辑图作为设计输入，而且组态之后的V&V工作也主要是为了验证组态图与控制逻辑图的一致性。……