10位高速模数转换器的超低抖动时钟设计*
2016-11-11熊文军徐跃峰闵康磊
通信技术 2016年9期
关键词:信号
熊文军,徐跃峰,闵康磊,雷 鸣,钟 鸣
(上海航天电子技术研究所,上海 201109)
10位高速模数转换器的超低抖动时钟设计*
熊文军,徐跃峰,闵康磊,雷 鸣,钟 鸣
(上海航天电子技术研究所,上海 201109)
随着通信技术的发展,通过卫星提供数据、视频的高速数据传输系统得到快速发展,模数转换器(A/D)也得到了广泛应用。然而,模数转换器在处理高频信号时,对采样时钟误差即时钟抖动(jitter)特别敏感,极小的抖动都会使信噪比(SNR)大幅下降。通过对信噪比、有效位数(ENOB)和时钟抖动之间的相互关系进行理论研究和公式推导,提出一种超低抖动的时钟电路设计方案,并对方案进行器件选型、理论计算、原理设计和测试验证。结果表明,该时钟设计方案满足高速模数转换器的使用要求。
模数转换器;信噪比;时钟抖动;相位噪声
0 引 言
数据转换器是现代通信系统和航空航天等国防领域的关键器件之一。它包括模数转换器和数模转换器两大类,分别用于实现通信系统中接收机下变频功能、发射机上变频功能。随着数据转换器大动态范围和高采样率的实现,上/下变频的级数的减少,很多通信系统只需一次上变频和一次下变频即可实现功能。数据转换器的应用,不仅提高了硬件的通用化水平,而且可有效降低通信系统的硬件复杂度。
正确合理地使用高速、高精度数据转换器,对于保证通信系统的性能至关重要,而超低抖动时钟电路设计是数据转换器应用的关键技术。……
登录APP查看全文
