基于PLC技术的并行定时器设计研究
2016-10-21陆雪影
科技与企业 2016年4期
关键词:设计
陆雪影


【摘要】PLC中自带有定时器,但是一般PLC自带的定时器数量有限,在有有的应用中,较少的定时器数量难以PLC的应用,为此,需要通过外扩定时器来满足PLC应用的需求。在本文的研究中,对基于PLC的外扩256个并行外部定时器进行研究。
【关键词】PLC技术;并行定时器
定时器指令是PLC工作运行中的重要指令,可以进行构造时序、人为制造中断等各种应用,是PLC应用中不可或缺的重要手段。
1. 定时器设计
常用的PLC微控制器的内部定时器数量有限,在有大量定时任务需要完成时,PLC自带的内部定时器难以满足应用的需求,因此需要通过外扩定时器芯片,来实现大量定时器单元的设计。
1.1 总体结构设计
在本课题所研究的并行定时器中,实现了256个定时范围为1~228,最小定时时间为1ms定时器。由于并行定时器的定时范围宽、单元数量多,因此采用并行方式执行,在较短的时间内对所256个定时单元进行扫描,完成一次定时操作。
为了节省接口数量,并行定时器单元的输入输出接口采用双向I/O接口。外部控制器访问定时器的方式是按照一定的时序实现数据的写入和读取,定时器内部定时单元的访问和操作通过相应命令来控制。定时器的内部框架图设计如图1所示。
1.2 定时器命令设计
在定时器总体设计过程中,PLC与并列控制的外部定时器之间通过命令的方式来实现数据的交互。定时器的命令范围控制命令和读取命令两种。在PLC与外部定时器进行数据通信的过程中,为了保证256个外部定时器单元初始化成功和正确读取,PLC的输入输出频率应该在300kHz以上。……
登录APP查看全文
