王水鱼, 王 欣



用Simulink实现基于FPGA的像素流视频图像边缘检测算法①

王水鱼, 王 欣

(西安理工大学自动化与信息工程学, 西安 710048)

基于FPGA实现高清、大容量的视频处理的算法具有一定的复杂性, 为了更好的用Verilog HDL描述图像处理算法, 采用了一种在Simulink中搭建视频图像处理模型, 利用MathWorks最新推出的Vision HDL Toolbox进行帧到像素流的转化, 然后再对图像的实现边缘检测, 最后把该算法自动生成Verilog HDL代码的方法,通过利用Simulink和ModelSim进行联合仿真,验证了这种方法的可行性, 即可以快速的生成更加准确HDL代码, 提高了用HDL描述图像处理算法的速度.

FPGA; Simulink; Verilog HDL; ModelSim; HDL

随着微电子技术的发展, 现在的视频越来越高清, 并且视频图像的尺寸也逐渐增大. 因而大多采用大规模的集成电路或者专用的芯片来实现视频图像的处理. 现场可编程门阵列(FPGA)是现在运用非常广泛的可编程逻辑器件,它不同于DSP及其它处理器, 它在设计上可以实现硬件的并行和流水线技术, 并且具很强的灵活性, 可以根据需要实现重新配置, 具有很好地灵活性和适用性[1]. 为了更有效的利用FPGA的并行性, 所以视频图像边缘检测采用像素流的处理方法.

对FPGA的设计采用硬件描述语言(HDL)实现, 随着视频数据量的增多即算法实现的复杂性, 所以为了快速实现图像处理算法, 则采用基于Simulink搭建图像处理模块, 并运用Simulink中的HDL Coder工具箱自动产生不同于以往的IP Core的可读、可跟踪的HDL代码, 从而实现视频的快速处理. 由于自动HDL代码生成流程比手工编码快, 工程师……