基于VHDL语言的数字钟层次化设计与实现

2016-10-13胡宏梅

电气自动化 2016年1期

关键词：信号系统设计

胡宏梅

(苏州健雄职业技术学院电气工程学院，江苏　太仓　215411)

基于VHDL语言的数字钟层次化设计与实现

胡宏梅

(苏州健雄职业技术学院电气工程学院，江苏太仓215411)

EDA技术的关键就是用硬件描述语言来描述数字系统，简化了数字系统的设计过程。利用VHDL语言描述数字钟系统，采用自顶向下的方式设计，详述了数字钟底层文件中每个模块的设计思路，及顶层文件的生成，并通过下载仿真，最终实现了系统的设计，具有一定的可行性。

EDA技术；VHDL语言；数字钟；逻辑电路图；层次化设计

0　引　言

现代电子设计技术的核心是电子设计自动化技术，即EDA技术。利用EDA技术，电子设计师可以方便地实现IC设计、电子电路设计和PCB设计等工作，使电子系统设计更为简化和方便。它是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要方式，其中，VHDL语言已成为系统描述的国际公认标准，得到众多EDA公司的支持，越来越多的硬件设计者使用VHDL描述数字系统，综合效率和效果较好[1]。

本文详述使用VHDL语言实现对数字钟的层次化设计，将文本编辑和图形编辑两种方式混合使用，设计和实现数字钟对时、分、秒的计时。显示满刻度为23时59分59秒，再来一个脉冲，重新开始计时，最终通过将CPLD/FPGA开发系统上实现下载仿真。