嵌入式ARM MPcore平台JPEG并行编码的研究

2016-08-31廖醒宇余水来

单片机与嵌入式系统应用 2016年4期

关键词：嵌入式

廖醒宇，余水来

(长春理工大学电子信息工程学院，长春 130022)

嵌入式ARM MPcore平台JPEG并行编码的研究

廖醒宇，余水来

(长春理工大学电子信息工程学院，长春 130022)

针对JPEG编码这一典型应用，结合ARM同构多核架构特点，基于JFIF数据交换格式语法层可并行化特点提出一种JPEG并行编码策略。实验结果表明，该方法可以显著提升JPEG编码效率，适用于大分辨率及实时性要求较高的图像压缩应用，同时为视频的并行编码提供了参考。

嵌入式平台；ARM MPcore；JPEG编码；Exynos-4412

引　言

在嵌入式平台上实现JPEG图像编码，按不同的处理芯片可大体包括： FPGA实现[1]、DSP实现[2]、ARM实现[3]。其中FPGA方案虽然速度较快，但功能单一，DSP处理器虽然具备强大数字运算能力，但对系统的控制能力远不如ARM处理器[4]。与此同时，按处理器内核数划分又可分为单核实现和多核实现。相比单核DSP与FPGA方式，采用单核ARM方案在一些实时性要求高的场合往往达不到压缩速率的要求。另外，在嵌入式多核处理器平台上实现JPEG编码算法,目前比较多的方法是采用异构多核架构，即ARM核加DSP核。

在这种结构中，ARM处理器主要负责图像数据读取、预处理以及调度，而DSP主要负责大量数据运算[5]。这种设计方式，虽然在一定程度上可以提高系统性能，但是成本高，并且没有实现真正意义上的并行处理，造成了硬件资源的极大浪费[6]。为此，本文针对ARM MPcore同构多核架构，利用JFIF数据交换格式语法规范可并行化特点，提出一种JPEG并行编码策略，以提高编码效率，满足更高的实时性要求。