卢洁莹，马路

（1.华南理工大学广东广州510641；2.中国科学院空间科学与应用研究中心北京100190）



GPS信号并行捕获算法的FPGA实现

卢洁莹1，马路2

（1.华南理工大学广东广州510641；2.中国科学院空间科学与应用研究中心北京100190）

摘要：为了实现对GPS信号的快速捕获，通过分析和比较了几种现有算法，提出了基于平均采样的FFT并行捕获算法。为了避免平均采样跨越伪码的跳变沿而带来能量损失，采用了寻找伪码最大游程的方法，在最大游程里重新进行平均采样，使其多出一个码片的样点，通过仿真验证了该算法既避免了平均能量的损失，又便于硬件实现。为了便于硬件实现，设计了捕获算法的系统结构和各个子模块的FPGA结构；通过功能仿真，分析验证了算法的可行性。

关键词：平均采样；FFT；并行捕获；FPGA；有限状态机

高效的捕获算法是GPS接收机的关键技术。GPS的中频采样率为5 MHz，伪码速率为1.023 Mbps，一个伪码周期具有5 000个采样点的数据。而5 000点的FFT，由于不是2的幂次，所以很难用硬件快速实现。为此，很多文献提出了基于平均采样的技术方案［1-2］。文献［1］，对连续的4点或5点伪码样点进行平均累加作为该码片的采样值，将5 000个样点进行平均下采样到1 023个点；在第一个连续的5个样点中，必有一个是码片的第一个样点，故而采用5路平均采样和FFT的捕获方案，5条支路中最大值对应的捕获结果必是接收伪码的相位点。该方案虽然将5 000点下采样到了1 023点，但是由于是非2的幂次点数，故而不易于硬件实现。文献［3］在文献［4］的基础上进行了改进，对连续的5 000样点下采样到1 024点，便于硬件实现，但是由于平均采样跨越了伪码跳变沿，从而导致平均能量损失。……