胡安民 鲁少轲 邢玉鹏 李瑞 王宇

摘 要：在数字滤波器设计与应用当中，相比于以牺牲线性相位频率特性为代价的无限冲击响应（IIR）数字滤波器，有限冲击响应（FIR）数字滤波器不仅保证了精确严格的线性相位特性，并且结构简单稳定。但在实现相同的设计指标时，有限冲击响应需要更高的阶数，为满足高速高阶数字滤波器设计，文章提出一种改进的分布式算法。该算法利用主流现场可编程逻辑门阵列（FPGA）芯片的多相分解结构和流水线技术，采用多路复用加法器对数据进行预相加，减少传统分布式结构的查找表规模。利用Matalb仿真设计，Quartus II编译测试，并下载到现场可编程门阵列（FPGA）中进行运行分析，结果显示文章的方法有效地减少了滤波器对硬件资源的消耗，能够较好地实现高阶的FIR滤波器。

关键词：FIR数字滤波器；分布式算法；现场可编程门阵列；数字信号处理

数字滤波器[ 1 ]在数字信号处理中有着信号分离和信号重建的功能，是数字信号处理的重要组成部分，随着现代信号处理的高速发展，对数字滤波器的要求也越来越高，其中通过卷积实现的滤波器称为有限冲击响应（FIR）滤波器，它是一种结构简单且总是稳定的滤波器，严格意义上也只有FIR滤波器可以实现线性相位，满足了大部分线性系统的需求。

诞生于20世纪80年代的现场可编程逻辑门阵列（Field Programmable Gate Array， FPGA）和数字信号处理技术密切相关，特别是在需要大量乘累加运算的滤波器实现中有着一定的优势，分布式算法[3]（Distribute Algorithm，DA）因其充分利用了FPGA内部丰富的组合逻辑资源，能将乘积运算转换为查表操作而得到了广泛的应用。……